IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

Applicant(s):

KANAI, et al.

Serial No.:

Not yet assigned

Filed:

February 9, 2004

Title:

STORAGE CONTROL APPARATUS AND METHOD THEREOF

Group:

Not yet assigned

LETTER CLAIMING RIGHT OF PRIORITY

Commissioner for Patents P.O. Box 1450 Alexandria, VA 22313-1450 February 9, 2004

Sir:

Under the provisions of 35 USC 119 and 37 CFR 1.55, the applicant(s) hereby claim(s) the right of priority based on Japanese Patent Application No.(s) 2003-385033, filed November 14, 2003.

A certified copy of said Japanese Application is attached.

Respectfully submitted,

ANTONELLI, TERRY, STOUT & KRAUS, LLP

Carl I. Brundidge

Registration No. 29,621

CIB/alb Attachment (703) 312-6600



別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出 願 年 月 日 Date of Application:

2003年11月14日

出 願 番 号 Application Number:

特願2003-385033

[ST. 10/C]:

[JP2003-385033]

出 願 Applicant(s): 人

株式会社日立製作所

2004年 1月27日

特許庁長官 Commissioner, Japan Patent Office





【書類名】

特許願

【整理番号】

340301149

【提出日】

平成15年11月14日

【あて先】

特許庁長官殿

【国際特許分類】

G06F 3/06

【発明者】

【住所又は居所】

神奈川県小田原市中里322番2号 株式会社日立製作所RAI

Dシステム事業部内

【氏名】

金井 宏樹

【発明者】

【住所又は居所】

神奈川県横浜市戸塚区戸塚町393番地 日立ハイブリッドネッ

トワーク株式会社内

【氏名】

加藤 将二

【発明者】

【住所又は居所】

神奈川県横浜市中区尾上町6丁目8番地 日立ソフトウェアエン

ジニアリング株式会社内

【氏名】

矢内 裕介

【特許出願人】

【識別番号】

000005108

【氏名又は名称】

株式会社日立製作所

【代理人】

【識別番号】

110000176

【氏名又は名称】

一色国際特許業務法人

【代表者】

一色 健輔

【手数料の表示】

【予納台帳番号】

211868

【納付金額】

21,000円

【提出物件の目録】

【物件名】

特許請求の範囲 1

【物件名】

明細書 1

【物件名】

図面 1

【物件名】

要約書 1

【書類名】特許請求の範囲

【請求項1】

情報処理装置からデータ入出力要求を受信し、データを記憶する第1の記憶ボリウムに対してデータ入出力処理を行う第1のストレージ制御装置と、前記第1のストレージ制御装置と通信可能に接続され、データを記憶する第2の記憶ボリウムに対してデータ入出力処理を行う第2のストレージ制御装置とを備えて構成されるストレージシステムにおける、前記第1のストレージ制御装置であって、

前記第1のストレージ制御装置と前記第2のストレージ制御装置との間で送受信される データを記憶する第1のメモリと、

第2のメモリと、

前記第1のメモリにおけるデータの記憶位置と前記第2のストレージ制御装置における データの記憶位置とを含むデータ転送情報を前記第2のメモリに書き込む入出力制御部と

データを記憶するデータバッファ、及び前記データ転送情報を記憶するデータ転送レジスタを有し、前記第2のメモリから前記データ転送レジスタに読み出した前記データ転送情報に基づいて、前記データバッファを介して、前記第1のメモリと前記第2のストレージ制御装置との間のデータ転送を制御するデータ転送制御部と、を備え、

前記データ転送制御部は、

第1の前記データ転送情報に基づく第1の前記データ転送を制御している途中で、第2の前記データ転送情報に基づく第2の前記データ転送を制御する場合には、前記データ転送レジスタに記憶されている前記第1のデータ転送情報、及び前記データバッファに記憶されているデータを、前記第2のメモリに書き出し、

前記第2のメモリから前記データ転送レジスタに前記第2のデータ転送情報を読み出して、前記第2のデータ転送情報に基づいて前記第2のデータ転送を制御することを特徴とするストレージ制御装置。

【請求項2】

前記データ転送制御部は、前記データバッファ及び前記データ転送レジスタをそれぞれ 複数有し、

前記第1のデータ転送情報に基づく前記第1のデータ転送を制御している途中で、前記 第2のデータ転送情報に基づく前記第2のデータ転送を制御する場合には、

前記第1のデータ転送情報を記憶している第1の前記データ転送レジスタ、及び前記第1のデータ転送により送受信されるデータを記憶している第1の前記データバッファから、前記第2のメモリへの、前記第1のデータ転送情報、及び前記第1のデータ転送により送受信されるデータの書き出しが完了する前に、前記第2のメモリから第2の前記データ転送しびスタに前記第2のデータ転送情報を読み出して、前記第2のデータ転送情報に基づいて、第2の前記データバッファを介して、前記第2のデータ転送を制御することを特徴とする請求項1に記載のストレージ制御装置。

【請求項3】

前記データ転送は、前記第1のストレージ制御装置と前記第2のストレージ制御装置と の間で送受信されるデータを少なくとも1つ以上に分割してなる各データブロックを単位 として制御されること

を特徴とする請求項1に記載のストレージ制御装置。

【請求項4】

前記第1のストレージ制御装置と、前記第2のストレージ制御装置との間は、少なくと の一つ以上のスイッチを介して通信可能に接続されていること

を特徴とする請求項1に記載のストレージ制御装置。

【請求項5】

前記入出力制御部は、

前記情報処理装置から前記第2の記憶ボリウムに対する前記データ入出力要求を受信す

出証特2004-3003005

ると、前記データ転送情報を前記第2のメモリに書き込み、

前記データ転送制御部は、

前記第2のメモリから前記データ転送レジスタに前記データ転送情報を読み出し、 前記読み出した前記データ転送情報に基づいて、前記第1のメモリと前記第2のストレ ージ制御装置との間のデータ転送を制御すること

を特徴とする請求項1に記載のストレージ制御装置。

【請求項6】

前記入出力制御部は、

前記情報処理装置から前記第1の記憶ボリウムに対するデータ書き込み要求及び書き込みデータを受信すると、前記書き込みデータの複製を前記第2の記憶ボリウムにも書き込むべく、前記データ転送情報を前記第2のメモリに書き込み、

前記データ転送制御部は、

前記第2のメモリから前記データ転送レジスタに前記データ転送情報を読み出し、

前記読み出した前記データ転送情報に基づいて、前記第1のメモリから前記第2のストレージ制御装置への前記書き込みデータの送信を制御すること

を特徴とする請求項1に記載のストレージ制御装置。

【請求項7】

前記第2のメモリと、前記入出力制御部と、前記データ転送制御部とが形成された回路 基板を備えるチャネル制御部と、

前記第1のメモリが形成された回路基板を備えるキャッシュメモリ部と、

前記第1の記憶ボリウムに記憶されるデータの読み書きを行うディスク制御部と を備え、

前記第1のメモリには、

前記第1のストレージ制御装置と、前記情報処理装置又は前記第2のストレージ制御装置の少なくともいずれかとの間で送受信されるデータが記憶され、

前記入出力制御部は、

前記第1のメモリにおけるデータの記憶位置と、前記情報処理装置又は前記第2のストレージ制御装置におけるデータの記憶位置とを含むデータ転送情報を前記第2のメモリに書き込み、

前記データ転送制御部は、

前記第2のメモリから前記データ転送レジスタに読み出した前記データ転送情報に基づいて、前記データバッファを介して、前記第1のメモリと、前記情報処理装置又は前記第2のストレージ制御装置との間のデータ転送を制御すること

を特徴とする請求項1に記載のストレージ制御装置。

【請求項8】

情報処理装置からデータ入出力要求を受信し、データを記憶する第1の記憶ボリウムに対してデータ入出力処理を行う第1のストレージ制御装置と、前記第1のストレージ制御装置と少なくとも一つ以上のスイッチを介して通信可能に接続され、データを記憶する第2の記憶ボリウムに対してデータ入出力処理を行う第2のストレージ制御装置とを備えて構成されるストレージシステムにおける、前記第1のストレージ制御装置であって、

前記第1のストレージ制御装置と、前記情報処理装置又は前記第2のストレージ制御装置の少なくともいずれかとの間で送受信されるデータを記憶する第1のメモリが形成された回路基板を備えるキャッシュメモリ部と、

第2のメモリ、前記第1のメモリにおけるデータの記憶位置と前記情報処理装置又は前記第2のストレージ制御装置におけるデータの記憶位置とを含むデータ転送情報を前記第2のメモリに書き込む入出力制御部、及びデータを記憶する複数のデータバッファと前記データ転送情報を記憶する複数のデータ転送レジスタとを有し、前記第2のメモリから前記データ転送レジスタに読み出した前記データ転送情報に基づいて、前記データバッファを介して、前記第1のメモリと、前記情報処理装置又は前記第2のストレージ制御装置との間のデータ転送を制御するデータ転送制御部とが形成された回路基板を備えるチャネル

制御部と、

前記第1の記憶ボリウムに記憶されるデータの読み書きを行うディスク制御部と、 を備え、

前記データ転送制御部は、

前記第1のデータ転送情報に基づく前記第1のデータ転送を制御している途中で、前記 第2のデータ転送情報に基づく前記第2のデータ転送を制御する場合には、

前記第1のデータ転送情報を記憶している第1の前記データ転送レジスタ、及び前記第1のデータ転送により送受信されるデータを記憶している第1の前記データバッファから、前記第1のデータ転送情報、及び前記第1のデータ転送により送受信されるデータを前記第2のメモリへ書き出すと共に、前記書き出しが完了する前に、前記第2のメモリから第2の前記データ転送レジスタに前記第2のデータ転送情報を読み出して、前記第2のデータ転送情報に基づいて、第2の前記データバッファを介して、前記第2のデータ転送を制御すること

を特徴とするストレージ制御装置。

【請求項9】

情報処理装置からデータ入出力要求を受信し、データを記憶する第1の記憶ボリウムに対してデータ入出力処理を行う第1のストレージ制御装置と、前記第1のストレージ制御装置と通信可能に接続され、データを記憶する第2の記憶ボリウムに対してデータ入出力処理を行う第2のストレージ制御装置とを備えて構成されるストレージシステムにおける

前記第1のストレージ制御装置と前記第2のストレージ制御装置との間で送受信される データを記憶する第1のメモリと、

第2のメモリと、

前記第1のメモリにおけるデータの記憶位置と前記第2のストレージ制御装置における データの記憶位置とを含むデータ転送情報を前記第2のメモリに書き込む入出力制御部と

データを記憶するデータバッファ、及び前記データ転送情報を記憶するデータ転送レジスタを有し、前記第2のメモリから前記データ転送レジスタに読み出した前記データ転送情報に基づいて、前記データバッファを介して、前記第1のメモリと前記第2のストレージ制御装置との間のデータ転送を制御するデータ転送制御部と、

を備える前記第1のストレージ制御装置の制御方法であって、

前記データ転送制御部は、

第1の前記データ転送情報に基づく第1の前記データ転送を制御している途中で、第2の前記データ転送情報に基づく第2の前記データ転送を制御する場合には、前記データ転送レジスタに記憶されている前記第1のデータ転送情報、及び前記データバッファに記憶されているデータを、前記第2のメモリに書き出し、

前記第2のメモリから前記データ転送レジスタに前記第2のデータ転送情報を読み出して、前記第2のデータ転送情報に基づいて前記第2のデータ転送を制御することを特徴とするストレージ制御装置の制御方法。

【請求項10】

前記データ転送制御部は、前記データバッファ及び前記データ転送レジスタをそれぞれ 複数有し、

前記第1のデータ転送情報に基づく前記第1のデータ転送を制御している途中で、前記第2のデータ転送情報に基づく前記第2のデータ転送を制御する場合には、

前記第1のデータ転送情報を記憶している第1の前記データ転送レジスタ、及び前記第1のデータ転送により送受信されるデータを記憶している第1の前記データバッファから、前記第2のメモリへの、前記第1のデータ転送情報、及び前記第1のデータ転送により送受信されるデータの書き出しが完了する前に、前記第2のメモリから第2の前記データ転送レジスタに前記第2のデータ転送情報を読み出して、前記第2のデータ転送情報に基づいて、第2の前記データバッファを介して、前記第2のデータ転送を制御すること

を特徴とする請求項9に記載のストレージ制御装置の制御方法。

【請求項11】

前記データ転送は、前記第1のストレージ制御装置と前記第2のストレージ制御装置と の間で送受信されるデータを少なくとも1つ以上に分割してなる各データブロックを単位 として制御されること

を特徴とする請求項9に記載のストレージ制御装置の制御方法。

【請求項12】

前記第1のストレージ制御装置と、前記第2のストレージ制御装置との間は、少なくとの一つ以上のスイッチを介して通信可能に接続されていること

を特徴とする請求項9に記載のストレージ制御装置の制御方法。

【請求項13】

前記入出力制御部は、

前記情報処理装置から前記第2の記憶ボリウムに対する前記データ入出力要求を受信すると、前記データ転送情報を前記第2のメモリに書き込み、

前記データ転送制御部は、

前記第2のメモリから前記データ転送レジスタに前記データ転送情報を読み出し、

前記読み出した前記データ転送情報に基づいて、前記第1のメモリと前記第2のストレージ制御装置との間のデータ転送を制御すること

を特徴とする請求項9に記載のストレージ制御装置の制御方法。

【請求項14】

前記入出力制御部は、

前記情報処理装置から前記第1の記憶ボリウムに対するデータ書き込み要求及び書き込みデータを受信すると、前記書き込みデータの複製を前記第2の記憶ボリウムにも書き込むべく、前記データ転送情報を前記第2のメモリに書き込み、

前記データ転送制御部は、

前記第2のメモリから前記データ転送レジスタに前記データ転送情報を読み出し、

前記読み出した前記データ転送情報に基づいて、前記第1のメモリから前記第2のストレージ制御装置への前記書き込みデータの送信を制御すること

を特徴とする請求項9に記載のストレージ制御装置の制御方法。

【請求項15】

前記第2のメモリと、前記入出力制御部と、前記データ転送制御部とが形成された回路 基板を備えるチャネル制御部と、

前記第1のメモリが形成された回路基板を備えるキャッシュメモリ部と、

前記第1の記憶ボリウムに記憶されるデータの読み書きを行うディスク制御部と を備え、

前記第1のメモリには、

前記第1のストレージ制御装置と、前記情報処理装置又は前記第2のストレージ制御装置の少なくともいずれかとの間で送受信されるデータが記憶され、

前記入出力制御部は、

前記第1のメモリにおけるデータの記憶位置と、前記情報処理装置又は前記第2のストレージ制御装置におけるデータの記憶位置とを含むデータ転送情報を前記第2のメモリに書き込み、

前記データ転送制御部は、

前記第2のメモリから前記データ転送レジスタに読み出した前記データ転送情報に基づいて、前記データバッファを介して、前記第1のメモリと、前記情報処理装置又は前記第2のストレージ制御装置との間のデータ転送を制御すること

を特徴とする請求項9に記載のストレージ制御装置の制御方法。

【書類名】明細書

【発明の名称】ストレージ制御装置、及びストレージ制御装置の制御方法

【技術分野】

 $[0\ 0\ 0\ 1]$

本発明は、ストレージ制御装置、及びストレージ制御装置の制御方法に関する。

【背景技術】

[0002]

近年の情報技術の進歩に伴い、ディザスタリカバリを実現するリモートコピーなど、複数のストレージ装置を通信可能に接続し、情報処理装置からデータ入出力要求を受信したストレージ装置が、他のストレージ装置に記憶されるデータをアクセスするような運用が行われるようになっている。

【特許文献1】米国特許第5,742,792号明細書

【発明の開示】

【発明が解決しようとする課題】

[0003]

しかしながら、この場合には、他のストレージ装置に対するデータ入出力性能は、ストレージ装置間で行われる通信により制約される。

[0004]

本発明は上記課題を鑑みてなされたものであり、ストレージ制御装置、及びストレージ制御装置の制御方法を提供することを主たる目的とする。

【課題を解決するための手段】

[0005]

上記課題を解決するために、本発明は、情報処理装置からデータ入出力要求を受信し、データを記憶する第1の記憶ボリウムに対してデータ入出力処理を行う第1のストレージ制御装置と、前記第1のストレージ制御装置と通信可能に接続され、データを記憶する第2の記憶ボリウムに対してデータ入出力処理を行う第2のストレージ制御装置とを備えて構成されるストレージシステムにおける、前記第1のストレージ制御装置であって、

前記第1のストレージ制御装置と前記第2のストレージ制御装置との間で送受信されるデータを記憶する第1のメモリと、第2のメモリと、前記第1のメモリにおけるデータの記憶位置とを含むデータ転送情報を前記第2のストレージ制御装置におけるデータの記憶位置とを含むデータ転送情報を前記第2のメモリに書き込む入出力制御部と、データを記憶するデータバッファ、及び前記データ転送情報を記憶するデータ転送レジスタを有し、前記第2のメモリから前記データ転送情報に基づいて、前記データバッファを介して、前記第1のメモリと前記第2のストレージ制御装置との間のデータ転送を制御するデータ転送制御部とを備え、前記データ転送制御部は、第1の前記データ転送情報に基づく第1の前記データ転送を制御している途中で、第2の前記データ転送情報に基づく第2の前記データ転送を制御する場合には、前記データ転送レジスタに記憶されている前記第1のデータ転送情報、及び前記データバッファに記憶されているデータを、前記第2のメモリから前記データ転送レジスタに前記第2のデータ転送情報を読み出して、前記第2のデータ転送情報に基づいて前記第2のデータ転送を制御することを特徴とするストレージ制御装置に関する。

[0006]

その他、本願が開示する課題、及びその解決方法は、発明を実施するための最良の形態の欄、及び図面により明らかにされる。 、 、

【発明の効果】

[0007]

ストレージ制御装置、及びストレージ制御装置の制御方法を提供することができる。

【発明を実施するための最良の形態】

[0008]

<<<第1の実施の形態>>>

===全体構成例===

まず、本実施の形態に係るストレージ制御装置A(第1のストレージ制御装置)100を含むストレージ装置A600と、ストレージ装置B600を備えて構成されるストレージシステムの全体構成を示すブロック図を図1に示す。なお、ストレージ装置A600の構成とストレージ装置B600の構成とは同様とすることができるため、特にストレージ装置A600とストレージ装置B600とを区別する必要の無い場合には、AやBという識別子をつけない。

[0009]

ストレージ装置600は、ストレージ制御装置100とストレージ駆動装置300とを備える。ストレージ制御装置A100は、情報処理装置200からデータ入出力要求を受信し、ストレージ駆動装置A300が備えるデータを記憶する記憶ボリウムA(第1の記憶ボリウム)310に対してデータ入出力処理を行う。ストレージ制御装置B(第2のストレージ制御装置)100は、ストレージ制御装置A100と通信可能に接続され、ストレージ駆動装置B300が備えるデータを記憶する記憶ボリウムB(第2の記憶ボリウム)310に対してデータ入出力処理を行う。

$[0\ 0\ 1\ 0]$

記憶ボリウム310は、例えばハードディスク装置などのディスクドライブにより提供される物理的な記憶領域である物理ボリウムと、物理ボリウム上に論理的に設定される記憶領域である論理ボリウムとを含む、データを記憶するための記憶リソースをいう。以下、記憶ボリウム310又は論理ボリウムをLU(Logical Unit)とも記す。

$[0\ 0\ 1\ 1]$

情報処理装置200はCPUやメモリを備えたコンピュータ等の情報機器である。情報処理装置200が備えるCPUにより各種プログラムが実行されることにより様々な機能が実現される。情報処理装置200は、例えばパーソナルコンピュータやワークステーションとすることもできるし、メインフレームコンピュータとすることもできる。

$[0\ 0\ 1\ 2]$

ストレージ制御装置A100は、SAN(Storage Area Network)500を介して情報処理装置200と通信可能に接続されている。SAN500を介して行われる情報処理装置200とストレージ制御装置A100との間の通信は、一般にファイバチャネルプロトコルに従って行われる。この場合SAN500は、ファイバチャネルプロトコルに準拠した少なくとも一つ以上のスイッチ等の通信機器により構成される。情報処理装置200からは、ストレージ制御装置A100に対して、ファイバチャネルプロトコルに従ってデータ入出力要求が送信される。ファイバチャネルプロトコルに従って通信が行われる場合には、送受信されるデータは所定のデータ長毎(例えば2キロバイト毎)に一つ以上のデータブロックに分割される。通信は各データブロックを単位として制御されることになる。

[0013]

もちろん、SAN500によらずに情報処理装置200とストレージ制御装置A100とを接続するようにすることもできる。この場合、情報処理装置200とストレージ制御装置A100との間の通信は、例えばFICON (Fibre Connection) (登録商標)やESCON(Enterprise System Connection) (登録商標)等のメインフレーム系の通信プロトコルとすることもできるし、インターネット等で用いられているTCP/IP (Transmission Control Protocol / Internet Protocol) などの通信プロトコルとすることもできる。

$[0\ 0\ 1\ 4\]$

またストレージ制御装置A100は、SAN500を介して、ストレージ制御装置B100と通信可能に接続されている。従って、ストレージ制御装置A100とストレージ制御装置B100との間のSAN500は、例えばファイバチャネルプロトコルに準拠した少なくとも一つ以上のスイッチ等の通信機器により構成される。ファイバチャネルプロトコルに従って通信が行われる場合には、送受信されるデータは所定のデータ長毎に一つ以上のデータブロックに分割される。通信は各データブロックを単位として制御されること

になる。ストレージ制御装置A100とストレージ制御装置B100とを接続するSAN500は、ストレージ制御装置A100と情報処理装置200とを接続するSAN500と通信可能に接続されているようにすることもできるし、通信可能に接続されていないようにすることもできる。もちろん、ストレージ制御装置A100とストレージ制御装置B100との間は、SAN500によらずに接続されるようにすることもできる。この場合、ストレージ制御装置A100とストレージ制御装置B100との間の通信は、例えばFICON(登録商標)やESCON(登録商標)等のメインフレーム系の通信プロトコルとすることもできるし、インターネット等で用いられているTCP/IPなどの通信プロトコルとすることもできる。

[0015]

ストレージ装置 B 6 0 0 は、ストレージ装置 A 6 0 0 とは遠隔した場所に設置されるようにすることができる。この場合、ストレージ装置 A 6 0 0 とストレージ装置 B 6 0 0 との間でリモートコピーを行うようにすることにより、災害などでストレージ装置 A 6 0 0 に記憶されるデータが消失あるいは読み書き不能となった場合であっても、ストレージ装置 B 6 0 0 に記憶されているデータを用いて、情報処理装置 2 0 0 による情報処理サービスの提供を継続することを可能とするようにすることができる。リモートコピーとは、ストレージ装置 A 6 0 0 に記憶されるデータの複製を、ストレージ装置 B 6 0 0 に記憶すること、またはその技術をいう。この場合、ストレージ装置 A 6 0 0 に記憶されるデータとを一致させておくために、情報処理装置 2 0 0 によってストレージ装置 A 6 0 0 にデータが書き込まれると、その書き込みデータの複製がストレージ装置 A 6 0 0 からストレージ装置 B 6 0 0 に記憶する。そして、ストレージ装置 B 6 0 0 が書き込みデータの複製をストレージ駆動装置 B 3 0 0 に記憶する。ストレージ装置 A 6 0 0 とストレージ装置 B 6 0 0 との間で行われるリモートコピーについては後述する。

[0016]

また、ストレージ装置B600をストレージ装置A600と通信可能に接続することにより、ストレージコンソリデーションを実現することも可能である。ストレージコンソリデーションとは、複数のストレージ装置に分散して蓄積されている大量のデータを有効に活用するため、各ストレージ装置にばらばらに記憶されている大量のデータを統合管理する技術である。これにより、例えばストレージ装置A600を新たに情報処理システムに導入する場合に、それまで使用してきた古いストレージ装置B600をそのまま使用し、過去からの大量のデータの蓄積を有効に活用することができるようになる。また、異なるメーカのストレージ装置600にそれぞれ記憶されているデータを統合管理することもできる。この場合、情報処理装置200は、ストレージ装置A600に対してデータ入出力要求を送信することにより、ストレージ装置A600に記憶されるデータのみならず、ストレージ装置B600に記憶されるデータに対してもアクセスすることが可能となる。ストレージコンソリデーションについても詳細は後述する。

[0017]

なお、図1に示すストレージシステムには、ストレージ装置A600とストレージ装置B600とが1台ずつ記載されているが、それぞれ複数台とする構成とすることもできる

[0018]

===記憶ボリウム===

ストレージ駆動装置 300 は多数のディスクドライブを備えている。これによりストレージ装置 600 は情報処理装置 200 に対して大容量の記憶領域を提供する。ストレージ駆動装置 300 は例えば複数のディスクドライブによりディスクアレイを構成するようにすることもできる。この場合、情報処理装置 200 に対して提供される記憶領域は、RAID (Redundant Arrays of Inexpensive Disks) により管理された複数のディスクドライブにより提供されるようにすることもできる。

$[0\ 0\ 1\ 9]$

各記憶ボリウム310には、それぞれ固有の識別子(以下、LUN(Logical Unit Number)とも称する)が付与されている。詳細は後述するが、図14に示すように情報処理装置200がストレージ装置A600に送信するデータ入出力要求には、データ記憶領域を指定するためのLUNが記述されている。ストレージ装置A600は、情報処理装置200に対してLUN指定による記憶領域を提供する機能を備える。

[0020]

ストレージ制御装置 100とストレージ駆動装置 300との間は図 1のように直接に接続される形態とすることもできるし、ネットワークを介して接続されるようにすることもできる。さらにストレージ駆動装置 300はストレージ制御装置 100と一体として構成されることもできる。

[0021]

===ストレージ制御装置===

ストレージ制御装置100はチャネル制御部110、共有メモリ120、キャッシュメモリ(キャッシュメモリ部)130、ディスク制御部140、管理端末160、接続部150を備える。

チャネル制御部 1 1 0 は情報処理装置 2 0 0 や他のストレージ装置 6 0 0 との間で通信を行うための通信インタフェースを備え、情報処理装置 2 0 0 や他のストレージ装置 6 0 0 との間でデータ入出力要求やデータを授受する機能を備える。

[0022]

各チャネル制御部110は管理端末160と共に内部LAN151で接続されている。これにより各チャネル制御部110に実行させるマイクロプログラム等を管理端末160から送信しインストールすることが可能である。チャネル制御部110の構成については後述する。

[0023]

接続部150はチャネル制御部110、共有メモリ120、キャッシュメモリ130、ディスク制御部140を相互に接続する。チャネル制御部110、共有メモリ120、キャッシュメモリ130、ディスク制御部140間でのデータやコマンドの授受は接続部150を介することにより行われる。接続部150は例えばクロスバスイッチで構成される

[0024]

共有メモリ120及びキャッシュメモリ130は、チャネル制御部110及びディスク制御部140により共有される記憶メモリである。共有メモリ120は主に制御情報やコマンド等を記憶するために利用されるのに対し、キャッシュメモリ130は主にデータを記憶するために利用される。キャッシュメモリ130及び共有メモリ120はデータを記憶するためのメモリが形成された回路基板を備えて構成される。

[0025]

例えば、あるチャネル制御部 1 1 1 0 が情報処理装置 2 0 0 から受信したデータ入出力要求がデータ書き込み要求であった場合には、当該チャネル制御部 1 1 1 0 はデータ書き込み要求を共有メモリ 1 2 0 に書き込むと共に、情報処理装置 2 0 0 から受信した書き込みデータをキャッシュメモリ 1 3 0 に書き込む。一方、ディスク制御部 1 4 0 は共有メモリ 1 2 0 を監視しており、共有メモリ 1 2 0 にデータ書き込み要求が書き込まれたことを検出すると、当該データ書き込み要求に従ってキャッシュメモリ 1 3 0 から書き込みデータを読み出してストレージ駆動装置 3 0 0 に書き込む。

[0026]

またあるチャネル制御部110が情報処理装置200から受信したデータ入出力要求がデータ読み出し要求であった場合には、読み出し対象となるデータがキャッシュメモリ130に存在すれば、チャネル制御部110はそのデータを情報処理装置200に送信する。一方、読みだし対象となるデータがキャッシュメモリ130に存在しない場合には、当該チャネル制御部110はデータ読み出し要求を共有メモリ120に書き込むと共に、共有メモリ120を監視する

。データ読み出し要求が共有メモリ120に書き込まれたことを検出したディスク制御部140は、ストレージ駆動装置300から読みだし対象となるデータを読み出してこれをキャッシュメモリ130に書き込むと共に、その旨を共有メモリ120に書き込む。そして、チャネル制御部110は読みだし対象となるデータがキャッシュメモリ130に書き込まれたことを検出すると、そのデータを情報処理装置200に送信する。

[0027]

このようにチャネル制御部110及びディスク制御部140の間では、キャッシュメモリ130を介してデータの授受が行われる。なお、キャッシュメモリ130と共有メモリ120とが、一体的に形成されているような構成とすることもできる。

[0028]

キャッシュメモリ130には、ストレージ制御装置A100と、情報処理装置200又はストレージ制御装置B100の少なくともいずれかとの間で送受信されるデータが記憶される。例えば、ストレージ装置A600が、情報処理装置200からストレージ装置B600に対するデータ書き込み要求と書き込みデータを受信した場合には、ストレージ装置A600のチャネル制御部110は、当該データ書き込み要求と書き込みデータをキャッシュメモリ130に記憶し、ストレージ装置B600に送信する。そしてストレージ装置B600に、受信したデータ書き込み要求に従って書き込みデータをストレージ駆動装置B300に書き込む。また、ストレージ装置A600が、情報処理装置200からストレージ駆動装置A300に対するデータ書き込み要求と書き込みデータを受信した場合に、その書き込みデータをストレージ装置B600にリモートコピーする場合には、ストレージ装置A600のチャネル制御部110は、キャッシュメモリ130に記憶された書き込みデータをストレージ装置B600に送信する。そしてストレージ装置B600は、受信した書き込みデータをストレージ駆動装置B300に書き込む。

[0029]

なお、チャネル制御部110からディスク制御部140に対するデータの書き込みや読み出しの指示を共有メモリ120を介在させて間接的に行う構成の他、例えばチャネル制御部110からディスク制御部140に対してデータの書き込みや読み出しの指示を共有メモリ120を介さずに直接に行う構成とすることもできる。

[0030]

また、チャネル制御部110にディスク制御部140の機能を持たせることにより、チャネル制御部110がストレージ駆動装置 300に記憶されたデータの読み書きを行うようにすることもできる。

$[0\ 0\ 3\ 1]$

ディスク制御部 140 はストレージ駆動装置 300 が備える記憶ボリウム 310 に記憶されるデータの読み書きを行う。例えば上述のように、チャネル制御部 110 が情報処理装置 200 から受信したデータ書き込み要求に従ってストレージ駆動装置 300 ヘデータの書き込みを行う。

[0032]

各ディスク制御部140は管理端末160と共に内部LAN151で接続されており、相互に通信を行うことが可能である。これにより、各ディスク制御部140に実行させるマイクロプログラム等を管理端末160から送信しインストールすることが可能となっている。ディスク制御部140の構成については後述する。

[0033]

本実施例においては、共有メモリ120及びキャッシュメモリ130がチャネル制御部110及びディスク制御部140に対して独立に設けられていることについて記載したが、本実施例はこの場合に限られるものでなく、共有メモリ120又はキャッシュメモリ130がチャネル制御部110及びディスク制御部140の各々に分散されて設けられることも好ましい。この場合、接続部150は、分散された共有メモリ120又はキャッシュメモリ130を有するチャネル制御部110及びディスク制御部140を相互に接続させることになる。

[0034]

===管理端末===

管理端末160はストレージ装置600を保守・管理するためのコンピュータである。 管理端末160を操作することにより、例えばストレージ駆動装置300が備える物理ディスク構成の設定や、LU310の設定、チャネル制御部110やディスク制御部140 において実行されるマイクロプログラムのインストール等を行うことができる。

管理端末160はストレージ制御装置100に内蔵されている形態とすることもできるし、外付けされている形態とすることもできる。また管理端末160は、ストレージ制御装置100及びストレージ駆動装置300の保守・管理を専用に行うコンピュータとすることもできるし、汎用のコンピュータに保守・管理機能を持たせたものとすることもできる。

[0035]

管理端末160の構成を示すブロック図を図2に示す。

管理端末160は、CPU161、メモリ162、ポート163、記録媒体読取装置164、入力装置165、出力装置166、記憶装置168を備える。

[0036]

CPU161は管理端末160の全体の制御を司るもので、メモリ162に格納されたプログラム162Aを実行することにより上記保守管理機能を実現する。メモリ162にはプログラム162Aが記憶されている。記録媒体読取装置164は、記録媒体167に記録されているプログラムやデータを読み取るための装置である。読み取られたプログラムやデータはメモリ162や記憶装置168に格納される。従って、例えば記録媒体167に記録されたプログラム162Aを、記録媒体読取装置164を用いて上記記録媒体167から読み取って、メモリ162や記憶装置168に格納するようにすることができる。また例えば同様に、チャネル制御部110やディスク制御部140で実行させるためのマイクロプログラムが記録された記録媒体167からマイクロプログラムを記録媒体読取装置164を用いて読み取って、メモリ162や記憶装置168に格納し、チャネル制御部110やディスク制御部140にインストールするようにすることもできる。

記録媒体167としてはフレキシブルディスクやCD-ROM、半導体メモリ等を用いることができる。記録媒体読取装置164は管理端末160に内蔵されている形態とすることもできるし、外付されている形態とすることもできる。記憶装置168は、例えばハードディスク装置や半導体記憶装置等である。入力装置165はオペレータ等による管理端末160へのデータ入力等のために用いられる。入力装置165としては例えばキーボードやマウス等が用いられる。出力装置166は情報を外部に出力するための装置である。出力装置166としては例えばディスプレイやプリンタ等が用いられる。ポート163は内部LAN151に接続されており、これにより管理端末160はチャネル制御部110やディスク制御部140等と通信を行うことができる。

[0037]

===チャネル制御部===

チャネル制御部 1 1 0 の構成を図 3 に示す。チャネル制御部 1 1 0 は回路基板 1 1 8 を備えた一つのユニット化されたボードとして構成される。チャネル制御部 1 1 0 は一枚もしくは複数枚の回路基板 1 1 8 を含んで構成される。回路基板 1 1 8 には、プロセッサ 1 (1 1 9)、プロセッサ 2 (1 1 2)、データ転送LSI (1 1 4)、メモリ 1 (1 1 7)、メモリ 2 (1 1 3)、メモリコントローラ 1 (1 1 1)、メモリコントローラ 2 (1 1 1)、メモリ 3 (1 1 5)及びコネクタ 1 1 6 が形成されている。

[0038]

プロセッサ1(119)、プロセッサ2(112)、データ転送LSI(114)、メモリコントローラ1(111)、メモリコントローラ2(111)、及びメモリ3(115)はそれぞれPCI(Peripheral Component Interconnect)バスで通信可能に接続されている。なお、必ずしも全てがPCIバスで接続されている必要はなく、一部又は全ての接続が他の規格に準拠する構成とすることもできる。このうち、メモリ1(117)、

メモリ3 (115)、メモリコントローラ1 (111)により第2のメモリが形成される。またデータ転送LSI(114)、プロセッサ2(112)、メモリ2(113)、及びメモリコントローラ2(111)によりデータ転送制御部が形成される。またプロセッサ1(119)により入出力制御部が形成される。

[0039]

プロセッサ2(112)、メモリ2(113)及びメモリコントローラ2(111)は、情報処理装置200や他のストレージ装置600との間で通信を行うための通信インタフェース機能を提供する。例えば、他のストレージ装置600に送信するデータをファイバチャネルプロトコルに従ったデータ形式に変換して送信する。メモリコントローラ2(111)と接続されるコネクタ116は情報処理装置200や他のストレージ装置600と通信を行うためのコネクタである。プロセッサ2(112)は、メモリ2(113)に記憶された様々なプログラムを実行することにより、上記通信インタフェース機能を実現するための制御を行う。また、情報処理装置200や他のストレージ装置600との間で授受されるデータはメモリ2(113)に記憶される。つまりプロセッサ2(112)は、メモリ2(113)に記憶されるデータを情報処理装置200や他のストレージ装置600に送信し、また情報処理装置200や他のストレージ装置600に送信し、また情報処理装置200や他のストレージ装置600に送信し、また情報処理装置200や他のストレージ装置600に送信し、また情報処理装置200や他のストレージ装置600に送信し、また情報処理装置200や他のストレージ装置600に送信し、また情報処理装置200や他のストレージ装置600に送信し、また情報処理装置200や他のストレージ装置600に送信し、また情報処理装置200や他のストレージ装置600に送信し、また情報処理装置200や他のストレージ装置600に定信したデータをより2(113)に記憶する。

[0040]

プロセッサ2(112)、メモリ2(113)、メモリコントローラ2(111)及びコネクタ116は、SAN500を構成するファイバチャネルスイッチのポートに接続されるポートとしても機能する。なお、ファイバチャネルの技術分野においては周知であるが、ポートには、SAN500上の機器を特定する識別子であるWWN(World Wide Name)が付与されている。

[0041]

プロセッサ1 (119) は、メモリ1 (117) に記憶される制御プログラム700を実行することにより、チャネル制御部110全体の制御を司る。例えば情報処理装置200から送信されたデータ入出力要求を解析して、そのデータ入出力要求がストレージ駆動装置A300に対するものなのか、ストレージ駆動装置B300に対するものなのか、ストレージ駆動装置A300に対するものである場合にはリモートコピーを行う必要があるのか、ないのか等を判断し、それに応じてデータ転送LSI(114) にデータ転送の指示を行う。

[0042]

データ転送LSI(114)は、プロセッサ1(119)からの指示により、PCIバスのマスタとして、キャッシュメモリ130と、メモリ2(113)との間のデータ転送を制御する。具体的には、データ転送LSI(114)は、プロセッサ1(119)からの指示により、プロセッサ1(119)がメモリ1(117)に書き込んだ、キャッシュメモリ130におけるデータの記憶位置と情報処理装置200、ストレージ制御装置B100、又はストレージ装置B600におけるデータの記憶位置とを含むデータ転送情報をメモリ1(117)から読み出して、データ転送情報に従って、キャッシュメモリ130とメモリ2(113)との間のデータ転送を行う。

[0043]

キャッシュメモリ130とメモリ2(113)との間で行われるデータ転送の詳細については、後述する。

[0044]

===ディスク制御部===

次にディスク制御部140の構成を示す図を図4に示す。

ディスク制御部140は、インタフェース部141、メモリ143、CPU142、NVRAM (nonvolatile random-access memory) 144、コネクタ145を備え、これらが一枚もしくは複数枚の回路基板に一体的なユニットとして形成されている。

[0045]

インタフェース部141は、接続部150を介してチャネル制御部110等との間で通信を行うための通信インタフェースや、ストレージ駆動装置300との間で通信を行うための通信インタフェースを備える。

CPU142は、ディスク制御部140全体の制御を司ると共に、チャネル制御部110やストレージ駆動装置300、管理端末160との間の通信を行う。CPU142によりメモリ143やNVRAM144に格納された各種プログラムが実行されることによりディスク制御部140の機能が実現される。ディスク制御部140により実現される機能としては、ストレージ駆動装置300に記憶されるデータの読み書きの制御やRAIDの制御等である。

NVRAM144はCPU142の制御を司るプログラムを格納する不揮発性メモリである。NVRAM144に記憶されるプログラムの内容は、管理端末160を用いて書き込みや書き換えを行うことができる。

[0046]

===情報処理装置===

次に、情報処理装置200の構成を示すブロック図を図5に示す。

情報処理装置200は、CPU201、メモリ202、ポート203、記録媒体読取装置204、入力装置205、出力装置206を備える。

[0047]

CPU201は情報処理装置200の全体の制御を司るもので、メモリ202に格納さ れたプログラムを実行することにより各種機能を実現する。例えば、CPU201がアプ リケーションプログラム202Bを実行することにより各種情報処理サービスの提供が行 われる。例えば銀行の自動預金預け払いサービスや、航空機の座席予約サービスを提供す ることができる。またCPU201が記憶デバイス管理プログラム202Aを実行するこ とにより、記憶ボリウム310の管理が行われる。例えば、ストレージ駆動装置A300 が備える記憶ボリウムA310と、ストレージ駆動装置B300が備える記憶ボリウムB 310とを対応付け、上記記憶ボリウムA310にデータが書き込まれると、上記対応付 けられた記憶ボリウムB310にそのデータの複製が書き込まれるようにするためのコマ ンドを、ストレージ制御装置A100に送信することができる。また、記憶ボリウム31 0のLUNの設定なども行うようにすることができる。記録媒体読取装置 2 0 4 は、記録 媒体207に記録されているプログラムやデータを読み取るための装置である。読み取ら れたプログラムやデータはメモリ202に格納される。従って、例えば記録媒体207に 記録された記憶デバイス管理プログラム202Aやアプリケーションプログラム202B を、記録媒体読取装置204を用いて上記記録媒体207から読み取って、メモリ202 に格納するようにすることができる。記録媒体207としてはフレキシブルディスクやC D-ROM、半導体メモリ等を用いることができる。記録媒体読取装置204は情報処理 装置200に内蔵されている形態とすることもできるし、外付されている形態とすること もできる。入力装置205はオペレータ等による情報処理装置200へのデータ入力等の ために用いられる。入力装置205としては例えばキーボードやマウス等が用いられる。 出力装置206は情報を外部に出力するための装置である。出力装置206としては例え ばディスプレイやプリンタ等が用いられる。ポート203はストレージ装置600と诵信 を行うための装置である。ポート203にはSAN500上の機器を特定するための識別 子であるWWN(World Wide Name)が付与されている。またポート203は、他の情報 処理装置200との間で通信を行うために使用することもできる。この場合、例えば記憶 デバイス管理プログラム202Aやアプリケーションプログラム202Bを、ポート20 3を介して他の情報処理装置200から受信して、メモリ202に格納するようにするこ ともできる。

[0048]

===データ転送===

次に、本実施の形態に係るチャネル制御部110におけるキャッシュメモリ130と情報処理装置200又はストレージ制御装置B100との間のデータ転送について説明する

[0049]

メモリ2(113)は、図8に示すように、データ領域を有する。データ領域には、キャッシュメモリ130に転送されるデータ、あるいはキャッシュメモリ130から転送されたデータが記憶される。データ領域に記憶されるこれらの各データの記憶位置や、各データの記憶領域のサイズ(エリア長)等は、図9に示すように、各データに対応してプロセッサ2用スクリプト(データ転送情報)としてメモリ1(117)のスクリプト領域に記憶される。プロセッサ2用スクリプトは、「スクリプト識別子」、「領域先頭アドレス」、「エリア長」、「連続F1ag」の各欄を備える。「スクリプト識別子」は、プロセッサ2用スクリプト毎に付される識別番号を示す。「領域先頭アドレス」は、メモリ2(113)のデータ領域に記憶されるデータの記憶アドレスを示す。「エリア長」はデータの記憶領域のサイズを示す。「連続F1ag」は、データ領域に記憶される複数のデータをひとまとまりとして転送したい場合に設定されるフラグである。メモリ1(117)により設定され、メモリ1(117)のスクリプト領域に書き込まれる。

[0050]

一方、図10に示すように、キャッシュメモリ130のデータ領域には、メモリ2(113)に転送されるデータ、あるいはメモリ2(113)から転送されたデータが記憶される。データ領域に記憶されるこれらの各データの記憶位置や、各データの記憶領域のサイズ(エリア長)等は、図9に示すように、各データに対応してプロセッサ1用スクリプト(データ転送情報)としてメモリ1(117)のスクリプト領域に記憶される。プロセッサ1用スクリプトは、「スクリプト識別子」、「領域先頭アドレス」、「エリア長」、「連続F1ag」の各欄を備える。これらの各欄の意味は、メモリ2(113)におけるプロセッサ2用スクリプトと同様である。メモリ1(117)に記憶されるこれらのプロセッサ1用スクリプトは、プロセッサ1(119)により設定され、メモリ1(117)のスクリプト領域に書き込まれる。

 $[0\ 0\ 5\ 1]$

次に、これらの各スクリプトに基づいてキャッシュメモリ130とメモリ2(113) との間のデータ転送を制御するデータ転送LSI(114)の構成について、図6及び図 7を参照しながら説明する。

[0052]

本実施の形態に係るデータ転送LSI(114)は、4つのDMA800と、PCIインタフェース802とを備える。PCIインタフェース802は、PCIバスを介してメモリコントローラ111等と通信を行うための通信インタフェースである。なお、メモリコントローラ111やキャッシュメモリ等とは必ずしもPCIバスで接続されている必要はなく、一部又は全ての接続が他の規格に準拠する構成とすることもできる。その場合には、PCIインタフェース802に代わって、他の規格に準拠したインタフェースとすることもできる。

[0053]

DMA800は、DMA制御部A801、DMA制御部B801、転送データバッファA(データバッファ)810、転送データバッファB(データバッファ)810、レジスタA(データ転送レジスタ)807、レジスタB(データ転送レジスタ)807を備える。レジスタA807及びレジスタB807はそれぞれ、転送起動レジスタ803、転送レジスタ804、初期設定レジスタ805、スクリプトレジスタ806を備える。なお、DMA制御部A801とDMA制御部B801、転送データバッファA810と転送データバッファB810、及びレジスタA807とレジスタB807との構成はそれぞれ同様のため、特に区別する必要の無い場合には、AやBという識別子をつけない。

[0054]

DMA制御部801はデータ転送の制御を司る。例えばメモリ1 (117) に記憶された上記スクリプト (データ転送情報) のレジスタA807又はレジスタB807への読み

込みや、読み込んだスクリプトに基づいて転送データバッファA810又は転送データバッファB810を介して行うデータ転送の制御、データ転送終了ステータスの出力等を行う。DMA制御部801は、ハードウエアのみで構成されるようにすることもできるし、ハードウエアとソフトウエアとの組み合わせにより構成されるようにすることもできる。またDMA制御部801はメモリ3(115)の制御を行う。従って、転送データバッファ810に記憶されるデータやレジスタ807に記憶されるスクリプトを、レジスタメモリ3(115)に書き出したり、メモリ3(115)から読み込んだりすることができる。

[0055]

転送起動レジスタ803は、「要求転送長」、「転送方向」、「プロセッサ2開始スクリプト番号」、「プロセッサ1開始スクリプト番号」の各レジスタを備える。

[0056]

「要求転送長」レジスタは、キャッシュメモリ130と情報処理装置200又はストレージ制御装置B100との間で転送されるデータの総データ長が記載される。要求転送長は、情報処理装置200から受信したデータ入出力要求に基づいて決定される。例えば情報処理装置200から8キロバイト(kB)のデータの書き込み要求を受信した場合には、「要求転送長」レジスタには8kBが記憶される。詳細は後述するが、要求転送長はプロセッサ1(119)がDMA800にデータの転送を開始させる際に、プロセッサ1(119)によりDMA800の転送起動レジスタ803に書き込まれる。

[0057]

|転送方向」レジスタは、情報処理装置200又はストレージ制御装置B100からキ ヤッシュメモリ130への転送であるか、キャッシュメモリ130から情報処理装置20 0又はストレージ制御装置B100への転送であるかが記載される。転送方向は、プロセ ッサ1(119)が情報処理装置200から受信したデータ入出力要求に基づいて決定さ れる。例えば、プロセッサ1(119)が情報処理装置200からストレージ駆動装置A 300へのデータの書き込み要求を受信した場合には、転送方向はメモリコントローラ2 (111) からキャッシュメモリ130となる。また、プロセッサ1(119) が情報処 理装置200からストレージ駆動装置A300に記憶されたデータの読み出し要求を受信 した場合には、転送方向はキャッシュメモリ130からメモリコントローラ2(111) となる。また、ストレージ制御装置A100からストレージ制御装置B100にデータを 送信する場合には、転送方向はキャッシュメモリ130からメモリコントローラ2(11 1)となる。ストレージ制御装置B100からストレージ制御装置A100にデータを受 信する場合には、転送方向はメモリコントローラ2(111)からキャッシュメモリ13 0となる。詳細は後述するが、転送方向は、要求転送長と同様に、プロセッサ1 (119)がDMA800にデータの転送を開始させる際に、プロセッサ1(119)によりDM A800の転送起動レジスタ803に書き込まれる。

[0058]

「プロセッサ2開始スクリプト番号」レジスタには、メモリ1 (117) に記憶されたプロセッサ2用スクリプトの識別子が記載される。DMA制御部801は、「プロセッサ2開始スクリプト番号」レジスタに記憶されたプロセッサ2用スクリプトをメモリ1 (117) から読み出して、データの転送を開始する。プロセッサ2開始スクリプト番号は、プロセッサ1 (119) がDMA800にデータの転送を開始させる際に、プロセッサ1 (119) によりDMA800の転送起動レジスタ803に書き込まれる。あるいは、プロセッサ2用スクリプトに連続Flagが設定されている場合には、DMA制御部801により、プロセッサ2開始スクリプト番号が更新される。

[0059]

「プロセッサ1開始スクリプト番号」には、メモリ1(117)に記憶されたプロセッサ1用スクリプトの識別子が記載される。DMA制御部801は、「プロセッサ1開始スクリプト番号」レジスタに記憶されたプロセッサ1用スクリプトをメモリ1(117)から読み出して、データの転送を開始する。プロセッサ1開始スクリプト番号は、プロセッ

サ1 (119) がDMA800にデータの転送を開始させる際に、プロセッサ1 (119) によりDMA800の転送起動レジスタ803に書き込まれる。あるいは、プロセッサ1用スクリプトに連続Flagが設定されている場合には、DMA制御部801により、プロセッサ1開始スクリプト番号が更新される。

[0060]

転送レジスタ804は、「転送単位」、「転送元アドレス」、「転送先アドレス」、「 残転送長」の各レジスタを備える。

「転送単位」レジスタには1回のデータ転送におけるデータ転送長が記載される。1回のデータ転送におけるデータ転送長は、DMA制御部801により算出される。

「転送元アドレス」レジスタは、転送前のデータの記憶位置を示す。転送元アドレスは、キャッシュメモリ130におけるデータの記憶位置、情報処理装置200におけるデータの記憶位置、又はストレージ装置B600におけるデータの記憶位置である。転送元アドレスは、転送方向と、プロセッサ1用スクリプトあるいはプロセッサ2用スクリプトとの記載に基づいて決定される。データの転送中は、転送の進捗と共にDMA制御部801によって「転送元アドレス」レジスタの値が適宜インクリメント、あるいはデクリメントされる。

「転送先アドレス」レジスタは、転送後のデータの記憶位置を示す。転送先アドレスは、キャッシュメモリ130におけるデータの記憶位置、情報処理装置200におけるデータの記憶位置、又はストレージ装置B600におけるデータの記憶位置である。転送先アドレスは、転送方向と、プロセッサ1用スクリプトあるいはプロセッサ2用スクリプトとの記載に基づいて決定される。データの転送中は、転送の進捗と共にDMA制御部801によって「転送先アドレス」レジスタの値が適宜インクリメント、あるいはデクリメントされる。

「残転送長」レジスタは、要求転送長から、転送済みのデータ転送長を引いた値を示す。残転送長は、データ転送の進捗と共に、DMA制御部801によって適宜更新される。

$[0\ 0\ 6\ 1]$

初期設定レジスタ805は、「プロセッサ2用スクリプト領域先頭アドレス」、「プロセッサ2用スクリプト数」、「プロセッサ2用スクリプトサイズ」、「プロセッサ1用スクリプト領域先頭アドレス」、「プロセッサ1用スクリプト鉄」、「プロセッサ1用スクリプトサイズ」の各レジスタを備える。初期設定レジスタ805のこれらの値は、例えばチャネル制御部110のパワーオンリセット時に、DMA制御部801により、チャネル制御部110が備えるNVRAMから読み込まれるようにすることができる。

[0062]

「プロセッサ2用スクリプト領域先頭アドレス」レジスタは、メモリ1 (117) におけるスクリプト領域の先頭アドレスを示す。つまり、プロセッサ2用スクリプト0が記憶されるアドレスを示す。

「プロセッサ2用スクリプト数」レジスタは、プロセッサ2用スクリプトの数を示す。

「プロセッサ2用スクリプトサイズ」レジスタは、プロセッサ2用スクリプトのサイズを示す。このようにプロセッサ2用スクリプトのサイズを固定とすることにより、プロセッサ2用スクリプトの識別子を特定することにより、スクリプト領域の先頭アドレスを基準とした、目的のプロセッサ2用スクリプトの記憶アドレスを算出することができる。

「プロセッサ1用スクリプト領域先頭アドレス」レジスタ、「プロセッサ1用スクリプト数」レジスタ、及び「プロセッサ1用スクリプトサイズ」レジスタは、それぞれプロセッサ2用スクリプトと同様である。

[0063]

スクリプトレジスタ806は、「プロセッサ2用実行スクリプト番号」、「プロセッサ2用有効エリア長」、「プロセッサ1用実行スクリプト番号」、「プロセッサ1用有効エリア長」の各レジスタを備える。

「プロセッサ2用実行スクリプト番号」レジスタは、現在実行中のプロセッサ2用スク

リプトの識別子を示す。プロセッサ2用実行スクリプト番号は、DMA制御部801により設定される。

「プロセッサ2用有効エリア長」レジスタは、プロセッサ2用スクリプトのエリア長欄に記載されたエリア長から、転送済みのデータサイズを引いた値である。データ転送の進捗と共に、DMA制御部801によって適宜デクリメントされる。

「プロセッサ1用実行スクリプト番号」レジスタ、及び「プロセッサ1用有効エリア長」レジスタは、「プロセッサ2用実行スクリプト番号」レジスタ、及び「プロセッサ2用有効エリア長」レジスタと同様である。

[0064]

転送データバッファ810は、キャッシュメモリ130とメモリ2(113)との間でデータを転送する際にデータを記憶するバッファである。すなわちDMA制御部801は、キャッシュメモリ130とメモリ2(113)との間でデータを転送する際には、ストアアンドフォワード形式に、転送データバッファ810を介して行う。例えば、キャッシュメモリ130からメモリ2(113)へデータを転送する場合には、DMA制御部801は、キャッシュメモリ130から読み出したデータを転送データバッファ810に一旦書き込み、そして転送データバッファ810からデータを読み出してメモリ2(113)に書き込む。

[0065]

転送データバッファ810とメモリコントローラ2(111)との間の通信路は、転送 データバッファA810と転送データバッファB810とで共用されている。また転送デ ータバッファ810とキャッシュメモリ130との間の通信路は、転送データバッファA 810と転送データバッファB810とでそれぞれ個別に設けられている。これは、転送 データバッファ810とメモリコントローラ2(111)との間の通信は、同一回路基板 118上における通信であるので、比較的高速にデータ転送が行えるのに対し、転送デー タバッファ810とキャッシュメモリ130との間は、異なる回路基板を跨る通信である ので、データ転送が比較的低速となるためである。このようにすることより、キャッシュ メモリ130との間のデータ転送性能を向上させることが可能となり、DMA800内の 2つの転送データバッファ810、DMA制御部801、及びレジスタ807を並列に実 行させて2つのデータ転送を同時に行う場合にも、高いデータ転送性能を実現することが 可能となる。また、転送データバッファ810とメモリコントローラ2(111)との間 のデータ通信路が共有される結果、回路基板118上に占める通信路の面積を減少させる ことができる。これにより回路基板118上に実装される部品の配置自由度を増すことが できるので、回路基板118のパターン設計の容易化を図ることも可能となる。さらに回 路基板118、ひいてはストレージ制御装置100を小型化することも可能となる。

[0066]

===データ入出力の処理===

上述したように、情報処理装置 2 0 0 からデータ入出力要求が送信されると、プロセッサ 1 (119)はデータ入出力要求を解析して、そのデータ入出力要求がストレージ駆動装置 A 3 0 0 に対するものなのか、ストレージ駆動装置 B 3 0 0 に対するものなのか、ストレージ駆動装置 A 3 0 0 に対するものである場合にはリモートコピーを行う必要があるのか、ないのか等を判断し、それに応じてデータ転送 L S I (114)にデータ転送の指示を行う。その判断は、図11に示すように共有メモリ120に記憶されるペア管理テーブル710、及び構成情報管理テーブル720を参照することにより行われる。

[0067]

まず構成情報管理テーブル720を図13に示す。構成情報管理テーブル720は、ストレージ装置A600が、ストレージ装置B600の記憶ボリウム310を、ストレージ装置A600の記憶ボリウム310として情報処理装置200に提供する機能を実現するためのテーブルである。

[0068]

構成情報管理テーブル720には、ストレージ装置A600が備える記憶ボリウム31

0だけでなく、ストレージ装置 B 6 0 0 が備える記憶ボリウム 3 1 0 についての情報も記述されている(なお、図 1 3 ではストレージ装置 B 6 0 0 が備える記憶ボリウム 3 1 0 に関する情報のみが示してある)。

[0069]

図13において、PortIDの欄には、記憶ボリウム310に対応付けられているチャネル制御部110のポートIDが記述される。WWNの欄には、ポートIDに対応するWWNが記述される。LUNの欄には、各記憶ボリウム310のLUNが記述される。Ca pacity (KB) の欄には、各記憶ボリウム310により提供される記憶容量が記述される。マッピングLUNの欄には、そのポートおよびLUNに対応づけられているストレージ 装置B600が備える記憶ボリウム310のLUNが記述される。

[0070]

構成情報管理テーブル720の内容は、例えばストレージ装置A600が備える管理端末160などから登録されるようにすることができる。

[0071]

ストレージ装置 A600 は、構成情報管理テーブル 720 を用いることにより、ストレージ装置 B600 の記憶ボリウム 310 を、あたかもストレージ装置 A600 の記憶ボリウム 310 であるかのように情報処理装置 200 に提供する。つまり、情報処理装置 200 に提供する。つまり、情報処理装置 200 に大レージ装置 B600 の記憶ボリウム 310 に対するデータ入出力要求を、ストレージ装置 A600 に対して行うことができる。図 15 に示す例では、情報処理装置 200 は、ストレージ装置 A600 の K+1 乃至 N で識別される記憶ボリウム 10 に対して 10 の 10 の 10 の 10 で 10 の 10 で 10 の 10 で 10 に 10 で 10 で 10 で 10 に 10 で 10 に 10 で 10 に 10 で 10 に 10 に

[0072]

つぎに、情報処理装置200からストレージ装置A600に対して、ストレージ装置A600の記憶ボリウム310もしくはストレージ装置B600の記憶ボリウム310に対するデータ入出力要求があった場合の処理について説明する。

[0073]

情報処理装置200からストレージ装置A600に送信されるデータ入出力要求のデータフォーマットの一例を図14に示す。図14において、ホストID欄は、そのデータ入出力要求を送信した情報処理装置200の識別子である。例えば情報処理装置200のポート203のWWNが記載される。ポートID欄は、そのデータ入出力要求の対象となる記憶ボリウム310に対応付けられているチャネル制御部110のポートIDである。LUN欄は、データ入出力要求の対象となるデータの記憶アドレスが記載される。データ長欄は、データ入出力要求の対象となるデータの記憶アドレスが記載される。

[0074]

情報処理装置 200 から送信されたデータ入出力要求が、データ書き込み要求であった場合を例に説明する。まず、ストレージ装置 A600 は、情報処理装置 200 からデータ書き込み要求を受信すると、プロセッサ 1(119) は、このデータ書き込み要求とともに受信した書き込みデータを、キャッシュメモリ 130 に記憶する。

[0075]

つぎに、プロセッサ1 (119) は、構成情報管理テーブル720を参照し、このデータ書き込み要求を実行できるかどうかを判断する。ここで実行できない場合とは、例えば、データ書き込み要求の処理対象となる記憶ボリウム310が存在しないか、存在した場合でも、書き込みデータのサイズが、記憶ボリウム310の記憶容量を超えている場合な

どである。データ入出力要求を実行できない場合には、情報処理装置200に対してその旨を記載したメッセージを送信し、当該データ入出力要求に対応する処理を終了する。

[0076]

一方、データ書き込み要求を実行できる場合には、プロセッサ1 (119) は、ストレージ装置B600に対し、データ書き込み要求及び書き込みデータを送信する。送信は、まずプロセッサ1 (119) がデータ転送のためのスクリプトをメモリ1 (117) に書き込み、次にデータ転送LSI (114) が、メモリ1 (117) からレジスタ807にスクリプトを読み出し、読み出したスクリプトに基づいてメモリ1 (117) とストレージ制御装置B100との間のデータ転送を制御することにより行われる。そしてストレージ装置B600は、このデータ書き込み要求を受信して、書き込みデータを記憶ボリウム310Bに書き込む。データの読み出しの場合も同様である。

[0077]

なお、ストレージ装置 A 6 0 0 からストレージ装置 B 6 0 0 に送信されるデータ書き込み要求は、ストレージ装置 B 6 0 0 が情報処理装置 2 0 0 から直接に受信する場合のデータ書き込み要求と同一のプロトコル(例えば、データフォーマットが同一)に従うものである。従って、ストレージ装置 B 6 0 0 が、ストレージ装置 A 6 0 0 に記憶ボリウム 3 1 0 を提供する装置として機能するように運用される場合には、ストレージ装置 B 6 0 0 の 装置構成や仕様についてとくに変更や改造をする必要が無く、最小限の手間で、かつ、低コストでストレージ装置 B 6 0 0 の有効利用が可能となる。

[0078]

次にペア管理テーブル710を図12に示す。

ペア管理テーブル710は、「ペア種類」欄、「複製方式」欄、「複製元装置」欄、「 複製先装置」欄、「複製元ボリウム」欄、「複製先ボリウム」欄、「ペア状態」欄を備え る。

[0079]

ペアとは2つの記憶ボリウム310により形成される記憶ボリウム310の組み合わせを言う。また、ペアを形成する2つの記憶ボリウム310が同一のストレージ装置600にある場合を「ローカルペア」、異なるストレージ装置600にある場合を「リモートペア」と表現する。ペアを形成する記憶ボリウム310は、一方を主記憶ボリウム310、他方を副記憶ボリウム310として管理される。一つの主記憶ボリウム310に対して複数の副記憶ボリウム310を組み合わせることも可能である。

[0080]

情報処理装置200が、データの複製元となるストレージ装置A600にリモートペアの形成を指示すると、ストレージ装置A600は共有メモリ120のペア管理テーブル710を更新する。その後ストレージ装置A600は、データの複製先となるストレージ装置B600にリモートペアの形成を指示する。そしてストレージ装置B600は、ストレージ装置B600内の共有メモリ120のペア管理テーブル710を更新する。

[0081]

ペア管理テーブル710の「ペア種類」欄は当該ペアがローカルペアであるかリモートペアであるかを示す。「複製方式」欄は、当該ペアがリモートペアである場合に、リモートコピーの方式が同期方式であるか非同期方式であるかを示す。「複製元装置」欄と「複製先装置」欄は、当該ペアがリモートペアである場合に、複製元のストレージ装置600と複製先のストレージ装置600を示す。「複製元ボリウム」欄は当該ペアの主記憶ボリウム310のLUNを、「複製先ボリウム」欄は当該ペアの副記憶ボリウム310のLUNを示す。

[0082]

「ペア状態」欄は当該ペアの状態を示す。ペアの状態としては、「ペア中」、「スプリット中」、及び「リシンク中」がある。

「ペア中」の場合は、情報処理装置200から主記憶ボリウム310に書き込まれたデータの複製が副記憶ボリウム310にも反映される。このような主記憶ボリウム310と

副論理ボリウム310との対応付けにより、主記憶ボリウム310に記憶されている内容 と副記憶ボリウム310に記憶されている内容との同一性を確保することができる。

「スプリット中」の場合は、情報処理装置 2 0 0 から主記憶ボリウム 3 1 0 にデータが書き込まれても副記憶ボリウム 3 1 0 には反映されない。

「リシンク中」は「スプリット中」から「ペア中」に移行する途中の状態である。すなわち、「スプリット中」に主記憶ボリウム310に対してなされたデータの更新を副論理ボリウム310に反映している状態である。反映が完了すると当該ペアの状態は「ペア中」になる。

[0083]

上記ペアの形成、ペアのスプリット、及びペアのリシンクは、記憶デバイス管理プログ ラム202Aが実行されている情報処理装置200に対して入力装置205からオペレー タが指示入力を与えることにより行われるようにすることができる。オペレータにより与 えられた指示入力はストレージ装置600のチャネル制御部110に送信される。チャネ ル制御部110は制御プログラム700を実行して、上記指示に従って、ペアの形成やペ ア状態の変更を行う。チャネル制御部110は、形成したペアのペア状態に応じて、例え ば「ペア中」主記憶ボリウム310に対してデータの書き込み要求を情報処理装置200 から受信した場合には、書き込みデータの複製をストレージ装置B600に送信し、副記 憶ボリウム310へ反映する。具体的には、まずストレージ装置A600は、情報処理装 置200からデータ書き込み要求を受信すると、プロセッサ1(119)は、このデータ 書き込み要求とともに受信した書き込みデータを、キャッシュメモリ130に記憶する。 そしてプロセッサ1(119)は、ディスク制御部140に対して、記憶ボリウムA31 0へのデータの書き込みを指示すると共に、ペア管理テーブル710を参照して、データ の複製が書き込まれる記憶ボリウムB310を特定する。そしてプロセッサ1(119) は、書き込みデータの複製を記憶ボリウムB310にも書き込むべく、データ転送のため のスクリプトをメモリ1 (117) に書き込み、次にデータ転送LSI (114) が、メ モリ1(117)からレジスタ807にスクリプトを読み出し、読み出したスクリプトに 基づいてメモリ1(117)からストレージ制御装置B100への書き込みデータの送信 を制御することにより行われる。そしてストレージ装置B600は、このデータ書き込み 要求を受信して、書き込みデータを記憶ボリウムB310に書き込む。

$[0\ 0\ 8\ 4\]$

このように、本実施の形態に係るストレージシステムにおいては、ストレージ装置A600が情報処理装置200から受信したデータ入出力要求に応じて、ストレージ装置A600とストレージ装置B600との間でデータ転送が行われる。このデータ転送は、上述したようにプロセッサ1(119)を含む入出力制御部、及びデータ転送LSI(114)を含むデータ転送制御部により行われるが、通常は、ストレージ装置A600とストレージ装置B600との間で第1のデータ転送が行われている間は、第2のデータ転送は、第1のデータ転送が終了するまで実行されることはない。

[0085]

すなわち図16に示すように、情報処理装置200がストレージ装置B600に記憶されているデータを読みだす場合を例に説明すると、ストレージ装置A600が情報処理装置200から受信した(S1000)リードコマンド(データ読み出し要求)1をストレージ装置B600に送信(S1001)し、ストレージ装置B600が記憶ボリウム310からデータの読み出しを行って(S1002)、読みだされたデータをストレージ装置B600から受信して(S1003)、情報処理装置200に送信する(S1004)までは、リードコマンド2の処理は行われない。図16には、リードコマンド1の処理が終了した後に情報処理装置200からリードコマンド2の送信が行われる場合が示されているが、リードデータ(読み出しデータ)1の読み出し処理が終了する前にリードコマンド2が送信されたとしても、リードコマンド2の処理はリードデータ1の読み出しが終了してから行われる(S1005乃至S1009)。これは、データ転送LSI(114)が第1のデータ転送を行っている間に、第2のデータ転送を行うことができるように構成されていないからである。

[0086]

しかしながら本実施の形態に係るストレージ制御装置A100においては、図17及び図18に示すように、ストレージ装置B600からリードデータ1の受信が開始される前に情報処理装置200からリードコマンド2を受信した場合には、リードデータ1の受信を開始する前に、リードコマンド2をストレージ装置B600に送信することができる。図17に示す例は、ストレージ装置B600からリードデータ1を受信する前にリードコマンド2をストレージ装置B600からリードデータ1の受信が終了した後にリードデータ2の受信が行われる場合の例である(S2000乃至S2009)。図18に示す例は、ストレージ装置B600からリードデータ1を受信する前にリードコマンド2をストレージ装置B600に送信し、ストレージ装置B600からリードデータ1の受信が終了する前に、リードデータ2の受信も行われる場合の例である(S3000万至S3013)。

[0087]

なお、図16乃至図18において、一つのリードコマンドに対応して複数のリードデータが送信されるように記載されているが、これは、データ転送がデータブロック単位に制御されることを表したものである。

[0088]

===データ転送の流れ===

次に、本実施の形態に係るデータ転送の処理の流れについて図25乃至図29のフローチャートに従って説明する。

[0089]

まずストレージ制御装置A100が、情報処理装置200からデータ入出力要求を受信すると、プロセッサ2(112)はメモリ2(113)にデータ領域を確保する(S4000)。データ領域を確保するとは、情報処理装置200から送信されたデータ入出力要求が書きこみ要求の場合は、書き込みデータをメモリ2(113)に記憶するということである。また情報処理装置200から送信されたデータ入出力要求が読み出し要求の場合は、読み出しデータを記憶するための記憶領域をメモリ2(113)に確保するということである。ここで確保されるデータ領域は一つとは限らない。メモリ2(113)におけるデータの記憶可能領域の分布状況等によっては、一つのデータ入出力要求に係るデータを複数に分割してメモリ2(113)に記憶せざるを得ない場合もあるからである。

[0090]

続いてプロセッサ2 (112) は、情報処理装置200から受信したデータ入出力要求とメモリ2 (113) に確保したデータ領域に関する情報とをプロセッサ1 (119) に送信する (S4001)。

そうするとプロセッサ1 (119) はプロセッサ2 (112) から送信されたデータ入 出力要求を解析する (S4002) 。これによりプロセッサ1 (119) は要求転送長と転送 方向とを認識する。

続いてプロセッサ1 (119) は、要求転送長で指定されたサイズのデータ領域をキャッシュメモリ130に確保する(S4003)。ここでもキャッシュメモリ130における記憶可能メモリ空間の分布状況等によっては、複数のデータ領域が確保される場合がある。

$[0\ 0\ 9\ 1]$

そしてプロセッサ1 (119) は、キャッシュメモリ130に確保した各データ領域に対応して、プロセッサ1用スクリプトを作成する。同様に、プロセッサ2 (112) から送信された、データ入出力要求とメモリ2 (113) に確保されたデータ領域に関する情報とから、メモリ2 (113) に確保された各データ領域に対応してプロセッサ2用スクリプトを作成する (S4004) 。複数のデータ領域が確保された場合には、各プロセッサ1用スクリプト及び各プロセッサ2用スクリプトをひとまとまりに管理するために、連続Flagがセットされる。

これによりキャッシュメモリ130におけるデータの記憶位置を示す情報を含むプロセッサ1用スクリプトと、情報処理装置200又はストレージ装置B600におけるデータ

の記憶位置を示す情報を含むプロセッサ 2 用スクリプトがメモリ 1 (1 1 7) に書き込まれる。

[0092]

その後プロセッサ1 (119) は、データ転送LSI (114) が備えるDMA800 の内のレジスタA807又はレジスタB807に、要求転送長、転送方向、プロセッサ2 用スクリプトの識別子、及びプロセッサ1 用スクリプトの識別子を含む転送起動情報を送信し、データ転送LSI (114) が備えるDMA800の転送起動レジスタ803にこれらのデータを書き込む。これによりプロセッサ1 (119) はデータ転送LSI (114) を起動する (S4005) 。

そうすると、DMA800はDMA転送処理を開始する(4006)。DMA転送処理については、図26に示すフローチャートに従って説明する。

[0093]

まずDMA制御部801が、転送起動情報に記載されたプロセッサ1用スクリプトの識別子とプロセッサ2用スクリプトの識別子とにより、プロセッサ1用スクリプトとプロセッサ2用スクリプトとをそれぞれ取得する(S5000)。スクリプトの取得は図27に示すフローチャートに従って行われる。

[0094]

まずDMA制御部801は、転送起動情報に基づいて、プロセッサ1 (119)から送信された転送起動情報に記載されたプロセッサ1用スクリプトの識別子と、初期設定レジスタ805に記憶されたプロセッサ1用スクリプトサイズとから、メモリ1 (117)におけるプロセッサ1用スクリプトの記憶アドレスを算出する(S6000)。プロセッサ1用スクリプトの記憶アドレスが算出できたら、続いてメモリ1 (117)のその記憶アドレスからプロセッサ1用スクリプトを読み出す(S6001)。ここで、DMA制御部801は、プロセッサ1用スクリプトに記載された領域先頭アドレスを、転送方向に応じて転送レジスタ804の転送先アドレス欄又は転送元アドレス欄に記載する。そしてスクリプトレジスタ806のプロセッサ1用実行スクリプト番号欄、プロセッサ1用有効エリア長欄に記載されたれ、プロセッサ1用スクリプトに記載されたスクリプト識別子、エリア長欄に記載されたエリア長を書き込む(S6002)。

[0095]

同様に、DMA制御部801は、転送起動情報に基づいて、プロセッサ1(119)から送信された転送起動情報に記載されたプロセッサ2用スクリプトの識別子と、初期設定レジスタ805に記憶されたプロセッサ2用スクリプトサイズとから、メモリ1(117)におけるプロセッサ2用スクリプトの記憶アドレスを算出する(S6000)。プロセッサ2用スクリプトの記憶アドレスが算出できたら、続いてメモリ1(117)のその記憶アドレスからプロセッサ2用スクリプトを読み出す(S6001)。

ここで、DMA制御部801は、プロセッサ2用スクリプトに記載された領域先頭アドレスを、転送方向に応じて転送レジスタ804の転送元アドレス欄又は転送先アドレス欄に記載する。そしてスクリプトレジスタ806のプロセッサ2用実行スクリプト番号欄、プロセッサ2用有効エリア長欄にそれぞれ、プロセッサ2用スクリプトに記載されたスクリプト識別子、エリア長欄に記載されたエリア長を書き込む(S6002)。

[0096]

続いてDMA制御部801は転送単位を決定する(S5001)。転送単位の決定は図28に示すフローチャートに従って行われる。

まずDMA制御部801は、転送レジスタ804の残転送長欄に残転送長を書き込む (S7000)。転送開始時は、要求転送長を書き込む。

そしてプロセッサ1の有効エリア長とプロセッサ2の有効エリア長と、残転送長のうちの最小のものを転送単位とする(\$7001乃至\$7007)。

そしてDMA制御部801は、転送レジスタ804に記憶された転送元アドレスに記憶されたデータを、転送先アドレスに、転送単位のデータサイズだけ転送する(S5002)。 転送は、転送データバッファ810を介して行われる。 転送実行中は、転送レジスタ804の転送元アドレス、転送先アドレス、及び残転送長が順次更新されると共に、スクリプトレジスタ806のプロセッサ2用有効エリア長及びプロセッサ1用有効エリア長が順次転送済みデータのサイズの分ずつ減少される。

スクリプトレジスタ806のプロセッサ2用有効エリア長、プロセッサ1用有効エリア長、又は残転送長のいずれかの値が0になったら、DMA制御部801は転送終了判定処理を行う(S5003)。

[0097]

転送終了判定処理は図29に示すフローチャートに従って行われる。

まずDMA制御部801は、転送レジスタ804の残転送長を確認する。残転送長が0の場合は要求転送長の全データの転送が完了しているので、"No"に進み、処理を終了する(S8000)。

[0098]

一方、残転送長が0でない場合は、プロセッサ1用有効エリア長あるいはプロセッサ2用有効エリア長の少なくともいずれか一方が0である。この場合、有効エリア長が0となった方のスクリプトには、連続Flagで連結された、次に実行すべきスクリプトが存在する。S8001乃至S8004の処理により、連続Flagで連結された、次に実行すべきスクリプトが存在するスクリプトは、プロセッサ1用スクリプトであるのか、あるいはプロセッサ2用スクリプトであるのかが決定される。

[0099]

まずS8001において、スクリプトレジスタ806のプロセッサ1用有効エリア長が0であるか否かを確認する。0であれば"Yes"に進み、S8002においてプロセッサ1用開始スクリプト番号を更新する。0でなければ"No"に進む。

続いてプロセッサ2用有効エリア長が0であるか否かを確認する(S8003)。0であれば"Yes"に進み、S8004においてプロセッサ2用開始スクリプト番号を更新する。0でなければ"No"に進む。

続いてDMA制御部801はS5000を再び実行する。この際DMA制御部801は、S8002又はS8004において更新された転送起動レジスタ803のプロセッサ1用開始スクリプト番号又はプロセッサ2用開始スクリプトで指定されるスクリプトを読み出す。そしてDMA制御部801は新たに読み出したスクリプトに従って、DMA転送を行う。

最終的に、S5003における転送終了判定処理において転送レジスタ804の残転送長が0になったら、DMA制御部801は転送処理を終了する。そしてDMA制御部801は、転送処理の結果が記載された終了ステータスをメモリ1(117)に書き込み(S4007)、プロセッサ1(119)に終了通知を行う(S4008)。この終了通知は、例えば割り込み信号の送信により行うことができる。

$[0\ 1\ 0\ 0\]$

プロセッサ1 (119) は、メモリ1 (117) から終了ステータスを読み出して、その内容に応じた処理を実行する(S4009)。そしてプロセッサ1 (119) はプロセッサ2 (112) に終了通知を送信する(S4010)。

そうするとプロセッサ2(112)は、データ入出力要求がデータの読み出し要求であった場合には、メモリ2(113)のデータ領域に転送された読み出しデータを読み出して、情報処理装置200に送信することができる。またデータ入出力要求がデータの書きこみ要求であった場合には、書き込み終了報告を情報処理装置200に送信する。

[0101]

ここで、上述したように、本実施の形態に係るDMA800は、メモリ3(115)の制御を行うことができる。従って、レジスタ807に記憶されるデータ転送情報、及び転送データバッファ810に記憶されているデータを、メモリ3(115)へ書き出したり、メモリ3(115)から読み込んだりすることができる。その様子を図19及び図20に示す。メモリ3(115)へのデータの書き出しや読み込みの制御はDMA制御部801により行われる。

[0102]

このため、本実施の形態に係るストレージ制御装置100では、第1のデータ転送情報に基づく第1のデータ転送を制御している途中でも、第2のデータ転送情報に基づく第2のデータ転送を制御することができる。つまり、レジスタ807に記憶されている第1のデータ転送情報、及び転送データバッファ810に記憶されているデータを、メモリ3(115)に書き出して、メモリ3(115)からレジスタ807に第2のデータ転送情報を読み出すことにより、第1のデータ転送を制御している途中でも、第2のデータ転送を制御することができるのである。図20に示すように、メモリ3(115)に書き出されるデータ転送情報やデータは一つに限られず、複数とすることができる。

[0103]

[0104]

このように、レジスタ807に記憶されるデータ転送情報、及び転送データバッファ810に記憶されているデータを、メモリ3(115)へ書き出すことにより、第1のデータ転送情報に基づく第1のデータ転送を制御している途中に、第2のデータ転送情報に基づく第2のデータ転送を制御することができる。第1のデータ転送情報に基づく第1のデータ転送を制御している途中に、第2のデータ転送情報に基づく第2のデータ転送を制御する場合の処理の流れを図21及び図22を用いて説明する。

[0105]

図21及び図22に記載されている丸付き数字は処理の順序を示す。すなわちまずプロセッサ1(119)は、DMA800にデータ転送の開始を指示する(DMA800を起動)。そうすると、DMA制御部801は、レジスタ807に記憶されている第1のデータ転送情報と転送データバッファ810に記憶されているデータ転送中のデータをメモリ3(115)に書き出す(退避させる)。書き出しが完了したら、DMA制御部801は、メモリ3(115)から、第2のデータ転送情報と第2のデータ転送情報に対応するデータを、それぞれレジスタ807と転送データバッファ810に読み込む。そしてDMA制御部801は、転送データバッファ810を介して第2のデータ転送を行う。第2のデータ転送が終了したら、プロセッサ1(119)に終了報告を送信する。

[0106]

このようにすることにより、本実施の形態に係るストレージ制御装置 100では、第10のデータ転送が終了するまで待たなくても、第20のデータ転送を行うことができる。例えばストレージ装置 1000からストレージ装置 1000の記憶ボリウム 1000に記憶されたデータの読み出しを複数回行う場合に、ストレージ制御装置 1000からストレージ制御装置 1000に送信された第1000のデータ読み出し要求に応じて読み出されるデータがストレージ制御装置 1000からストレージ制御装置 1000からストレージ制御装置 1000のデータが送信されてきた後でも全てのデータブロックの送信が終了する前に、第1000のデータ読み出し要求を

ストレージ制御装置 B100に送信してしまうことが可能となる。この場合、第2のデータ読み出し要求を送信する際には、データ転送 LSI(114)のレジスタ807には第1のデータ読み出し要求に対応する第1のデータ転送情報が記憶されているが、第1のデータ転送情報をメモリ3(115)に書き出すことにより、第2のデータ読み出し要求に対応する第2のデータ転送情報をレジスタ807に読み出して第2のデータ転送を行うことが可能となる。そして、第1のデータ読み出し要求に応じてストレージ装置 B600の記憶ボリウム310から読み出されたデータを受信する際には、レジスタ807に記憶されている第2のデータ転送情報をメモリ3(115)に書き出して、メモリ3(115)に書き出されていた第1のデータ転送情報を再びレジスタ807に読み出して、データを受信すればよい。

[0107]

このようにすれば、例えばストレージ制御装置A100とストレージ制御装置B100との間でデータ転送を行う場合の転送待ち時間に、他のデータ転送を行うことができる。また、例えばストレージ制御装置B100のキャッシュメモリ130に読み出しデータが記憶されていない場合(キャッシュミスヒットの場合)であっても、記憶ボリウムB310からデータを読みだしている間に、他のデータ転送を行うことも可能となる。これによりデータ転送のスループットを向上させることができるので、データ入出力性能を向上させることができる。

[0108]

上述したように、メモリ3 (115)には複数のデータ転送情報やデータを書き出すことができるので、もちろん、第2のデータ読み出し要求に応じて読み出されるデータがストレージ制御装置A100に送信されてくるまでの間に、第3のデータ読み出し要求をストレージ制御装置B100に送信し、さらに多重度を上げたデータ入出力を行うことも可能である。

[0109]

このように本実施の形態においては、通信可能に接続されたストレージ装置B600に 記憶されたデータをアクセスする場合においても、通信によるデータ転送遅れ時間を隠蔽 し、性能を低下させずに、データの入出力を行うことが可能となる。

[0110]

また、ストレージ装置A600とストレージ装置B600との間の通信がファイバチャネルプロトコルに従って行われる場合など、データ転送がデータブロックを単位として行われる場合には、第1のデータ転送によるデータブロックや第2のデータ転送によるデータブロックが混在してデータ転送が行われることになる。複数のストレージ装置A600やストレージ装置B600を備えたストレージシステムにおいては、さらに多くのデータブロックが混在することになる。本実施の形態に係るストレージ制御装置においては、かかる場合においても、第1のデータ転送のデータブロックの送受信中に第2のデータ転送のデータブロックの送受信を行う場合には、第1のデータ転送に係るデータ転送情報やデータブロックをメモリ3(115)に書き出すことにより、第2のデータ転送を行うことができる。そして第2のデータ転送の終了後に第1のデータ転送に係るデータ転送情報やデータブロックをメモリ3(115)から読みだして、第1のデータ転送を再開することもできる。

[0111]

また図7に示したように、本実施の形態に係るDMA800には、DMA制御部801、転送データバッファ810、及びレジスタ807がそれぞれ2つずつ設けられている。そのため、以下に述べるように、本実施の形態に係るストレージ制御装置100においては、より好ましい態様のデータ転送を行うことが可能である。

[0112]

すなわち、図23に示すように、第1のデータ転送のデータブロックの送受信中に第2のデータ転送のデータブロックの送受信を行う場合には、一方のDMA800のレジスタ807に記憶されている第1のデータ転送情報と転送データバッファ810に記憶されて

いるデータ転送中のデータブロックのメモリ3(115)への書き出しが完了する前に、第2のデータ転送情報と第2のデータ転送情報に対応するデータブロックを、他方のDMA800のレジスタ807と転送データバッファ810に読み込むようにする。このようにすることより、レジスタ807に記憶されている第1のデータ転送情報と転送データバッファ810に記憶されているデータ転送中のデータブロックのメモリ3(115)への書き出しが完了するまで待たなくても、第2のデータ転送情報と第2のデータ転送情報に対応するデータブロックを、他方のDMA800のレジスタ807と転送データバッファ810に読み込み、第2のデータ転送をより早く開始することが可能となる。このため、ストレージ装置A600とストレージ装置B600との間のデータ入出力処理をさらにより高速に行うことが可能となるのである。

[0113]

その様子を示したのが図24である。DMA制御部801、転送データバッファ810、及びレジスタ807が1つずつしか設けられていない構成のDMA800によりデータ転送を行う場合に第1のデータ転送から第2のデータ転送に切り替える場合の様子を示した図22と、DMA制御部801、転送データバッファ810、及びレジスタ807が2つずつ設けられている構成の本実施の形態に係るDMA800を用いて第1のデータ転送から第2のデータ転送に切り替える場合の様子を示した図24とを比較すると分かるように、DMA制御部801、転送データバッファ810、及びレジスタ807がそれぞれ2つずつ設けられている構成の本実施の形態に係るデータ転送LSI(114)によれば、DMA転送の切り替えオーバヘッドを隠蔽することができるのである。そのためストレージ装置A600とストレージ装置B600との間のデータ入出力処理をより高速に行うことが可能となるのである。

[0114]

<<<第2の実施の形態>>>

次に、第2の実施の形態について説明する。第2の実施の形態においては、チャネル制御部110における通信インタフェース機能はプロトコルLSI(Large-Scale Integrat ed circuit)112により実現される。

[0115]

第2の実施の形態に係るチャネル制御部110の構成を図30に示す。

チャネル制御部 1 1 0 は回路基板 1 1 8 を備えた一つのユニット化されたボードとして構成される。チャネル制御部 1 1 0 は一枚もしくは複数枚の回路基板 1 1 8 を含んで構成される。回路基板 1 1 8 には、プロセッサ 1 (1 1 9)、プロトコルLSI (1 1 2)、データ転送LSI (1 1 4)、メモリ 1 (1 1 7)、メモリコントローラ 1 (1 1 1)、メモリ 3 (1 1 5)及びコネクタ 1 1 6 が形成されている。

$[0\ 1\ 1\ 6]$

プロセッサ1(119)、プロトコルLSI(112)、データ転送LSI(114)、メモリコントローラ1(111)、メモリ1(117)、及びメモリ3(115)はそれぞれPCI(Peripheral Component Interconnect)バスで通信可能に接続されている。なお、必ずしも全てがPCIバスで接続されている必要はなく、一部又は全ての接続が他の規格に準拠する構成とすることもできる。このうち、メモリ1(117)、メモリ3(115)、メモリコントローラ1(111)により第2のメモリが形成される。またデータ転送LSI(114)、及びプロトコルLSI(112)によりデータ転送制御部が形成される。またプロセッサ1(119)により入出力制御部が形成される。

[0117]

プロトコルLSI(112)は、情報処理装置200や他のストレージ装置600との間で通信を行うための通信インタフェース機能を提供する。例えば、他のストレージ装置600に送信されるデータをファイバチャネルプロトコルに従ったデータ形式に変換する。プロトコルLSI(112)と接続されるコネクタ116は情報処理装置200や他のストレージ装置600と通信を行うためのコネクタである。プロトコルLSI(112)は、上記通信インタフェース機能を実現するための制御を行う。また、情報処理装置20

0や他のストレージ装置 6 0 0 0 との間でのデータの授受は、プロトコルLSI(1 1 2)が備えるバッファメモリを介して行われる。

[0118]

プロトコルLSI(112)、及びコネクタ116は、SAN500を構成するファイバチャネルスイッチのポートに接続されるポートとしても機能する。なお、ファイバチャネルの技術分野においては周知であるが、ポートには、SAN500上の機器を特定する識別子であるWWNが付与されている。

[0119]

プロセッサ1 (119) は、メモリ1 (117) に記憶される制御プログラム700を実行することにより、チャネル制御部110全体の制御を司る。例えば情報処理装置200から送信されたデータ入出力要求を解析して、そのデータ入出力要求がストレージ駆動装置A300に対するものなのか、ストレージ駆動装置B300に対するものなのか、ストレージ駆動装置A300に対するものである場合にはリモートコピーを行う必要があるのか、ないのか等を判断し、それに応じてデータ転送LSI(114) にデータ転送の指示を行う。

[0120]

データ転送LSI(114)は、プロセッサ1(119)からの指示により、PСIバスのターゲットとして、PСIバスからの動作要求により、キャッシュメモリ130と情報処理装置200又はストレージ装置B600との間のデータ転送を制御する。具体的には、データ転送LSI(114)は、プロセッサ1(119)からの指示により、プロセッサ1(119)がメモリ1(117)に書き込んだ、キャッシュメモリ130におけるデータの記憶位置と情報処理装置200、ストレージ制御装置B100、又はストレージ装置B600におけるデータの記憶位置とを含むデータ転送情報をメモリ1(117)から読み出して、PСIバスからのアクセスによりデータ転送を行う。

$[0 \ 1 \ 2 \ 1]$

===データ転送===

次に、第2の実施の形態に係るチャネル制御部110におけるキャッシュメモリ130と情報処理装置200又はストレージ制御装置B100との間のデータ転送について説明する。

[0122]

まず、プロトコルLSI(112)からみたPCIバス空間を図31に示す。プロトコルLSI(112)のPCIバス空間には、データ空間と制御空間とが形成されている。制御空間は、物理的には図9に示したメモリ1(117)のスクリプト領域に形成されている。

PCIバスのデータ空間には、キャッシュメモリ130に転送されるデータ、あるいはキャッシュメモリ130から転送されたデータが記憶される。PCIバスの制御空間には、データ空間に記憶されるこれらの各データの記憶位置や、各データの記憶領域のサイズ(エリア長)等が、各データに対応してプロセッサ2用スクリプト(データ転送情報)として記憶される。プロセッサ2用スクリプトは、第1の実施の形態におけるプロセッサ2用スクリプトと同様である。これらのプロセッサ2用スクリプトは、プロセッサ1(119)により設定され、プロトコルLSI(112)のPCIバス空間の制御空間、すなわちメモリ1(117)のスクリプト領域に書き込まれる。

[0123]

第2の実施の形態におけるキャッシュメモリ130のデータ領域には、第1の実施の形態と同様に、図10に示すように、PCIバス空間のデータ空間に転送されるデータ、あるいはPCIバス空間のデータ空間から転送されたデータが記憶される。キャッシュメモリ130のデータ領域に記憶されるこれらの各データの記憶位置や、各データの記憶領域のサイズ(エリア長)等は、図9に示すように、各データに対応してプロセッサ1用スクリプト(データ転送情報)としてメモリ1(117)のスクリプト領域に記憶される。プロセッサ1用スクリプトは、第1の実施の形態におけるプロセッサ1用スクリプトと同様

である。メモリ1 (117) に記憶されるこれらのプロセッサ1用スクリプトは、プロセッサ1 (119) により設定され、メモリ1 (117) のスクリプト領域に書き込まれる

[0124]

===データ転送の流れ===

次に、本実施の形態に係るデータ転送の処理の流れについて、ストレージ装置 A600 が情報処理装置 200 から、ストレージ装置 B600 に記憶されるデータの読み出し要求を受信した場合の処理を例に、図 3200 フローチャートに従って説明する。

[0125]

まずストレージ制御装置A100が、情報処理装置200からデータ読み出し要求を受信すると、プロセッサ1(119)はメモリ1(117)とキャッシュメモリ130とにデータ領域を確保する(S9000)。ここでメモリ1(117)にデータ領域を確保するとは、プロセッサ1用スクリプト及びプロセッサ2用スクリプトを記憶するための記憶領域をメモリ1(117)に確保するということである。また、キャッシュメモリ130にデータ領域を確保するとは、読み出しデータを記憶するための記憶領域をキャッシュメモリ130に確保するということである。ここで確保されるデータ領域は複数の場合もある。

[0126]

続いてプロセッサ1 (119) は、プロセッサ1用スクリプトを作成する。プロセッサ1用スクリプトには、キャッシュメモリ130のアドレスがデータの送信先アドレスとして記憶されている。そして作成したプロセッサ1用スクリプトをメモリ1 (117) に記憶する(S9001)。次にプロセッサ1 (119) は、プロセッサ2用スクリプトを作成して、作成したプロセッサ2用スクリプトをメモリ1 (117) に記憶する(S9002)。プロセッサ2用スクリプトには、PCIアドレスがデータの送信元アドレスとして記憶されている。

[0127]

そしてプロセッサ1 (119) は、プロトコルLSI (112) に対してプロセッサ2 用スクリプトの番号を送信することによりデータ転送要求を行う (S9003) 。

そうすると、プロトコルLSI(112)はメモリ1(117)からプロセッサ2用スクリプトを読みだして(S9004)、ストレージ装置B600との間でSAN500を介して通信を行う(S9005)。この通信によりプロトコルLSI(112)はストレージ装置 B600に対してデータ読み出し要求を送信する。そしてストレージ装置 B600から読み出しデータが送信されてきたら、プロトコルLSI(112)は、PCIアドレスを送信先として読み出しデータを送信する(S9006)。

[0128]

一方、プロセッサ1 (119) は、データ転送LSI (114) に対してプロセッサ1 用スクリプトの番号を送信する。そうするとデータ転送LSI (114) は、プロセッサ1 用スクリプトの番号に基づいて、メモリ1 (117) からプロセッサ1 用スクリプトを読みだす (S9007) 。そしてデータ転送LSI (114) は、ターゲットとして、PCIバスの動作に応じて、プロセッサ1 用スクリプトに従ってキャッシュメモリ130へのDMA転送を開始する (S9008) 。DMA転送処理については、図26万至図29に示すフローチャートに示される処理と同様である。

[0129]

DMA転送処理が終了したら、DMA制御部801は、転送処理の結果が記載された終了ステータスをメモリ1(117)に書き込み(S9009)、プロセッサ1(119)に終了通知を行う(S9010)。この終了通知は、例えば割り込み信号の送信により行うことができる。

そしてプロセッサ1 (119) は、メモリ1 (117) から終了ステータスを読み出して、その内容に応じた処理を実行する (S9011)。

[0130]

ここで、第2の形態に係るDMA800も、第1の実施の形態に係るDMA800と同

様に、メモリ3(115)の制御を行うことができる。従ってレジスタ807に記憶されるデータ転送情報、及び転送データバッファ810に記憶されているデータを、メモリ3(115)から読み込んだりすることができる。

このため、本実施の形態に係るストレージ制御装置100でも、第1のデータ転送情報に基づく第1のデータ転送を制御している途中でも、第2のデータ転送情報に基づく第2のデータ転送を制御することができる。

[0131]

例えば、S9005の処理、すなわちプロトコルLSI(112)によるストレージ装置B(600)へのアクセスは比較的長時間を要するので、この間に複数のデータ読み出し要求をストレージ装置B600へ送信するようにすることができる。また各データ読み出し要求に応じてストレージ装置B600から送信されてくる複数の読み出しデータを受信するようにすることができる。このとき一つのデータ読み出し要求に対して複数の分割されたデータ(データブロック)を受信するようにすることができる。

[0132]

またストレージ装置A600からストレージ装置B600の記憶ボリウム310に記憶 されたデータの読み出しを複数回行う場合には、ストレージ制御装置A100からストレ ージ制御装置B100に送信された第1のデータ読み出し要求に応じて読み出されるデー タがストレージ制御装置B100からストレージ制御装置A100に送信されてくる前に 、あるいは、ストレージ制御装置B100からストレージ制御装置A100ヘデータが送 信されてきた後でも全てのデータブロックの送信が終了する前に、第2のデータ読み出し 要求をストレージ制御装置B100に送信してしまうことが可能となる。この場合、第2 のデータ読み出し要求を送信する際には、データ転送LSI (114) のレジスタ807 には第1のデータ読み出し要求に対応する第1のデータ転送情報が記憶されているが、第 1のデータ転送情報をメモリ3(115)に書き出すことにより、第2のデータ読み出し 要求に対応する第2のデータ転送情報をレジスタ807に読み出して第2のデータ転送を 行うことが可能となる。そして、第1のデータ読み出し要求に応じてストレージ装置B6 00の記憶ボリウム310から読み出されたデータを受信する際には、レジスタ807に 記憶されている第2のデータ転送情報をメモリ3(115)に書き出して、メモリ3(1 15)に書き出されていた第1のデータ転送情報を再びレジスタ807に読み出して、デ ータを受信すればよい。

$[0\ 1\ 3\ 3\]$

このようにすれば、例えばストレージ制御装置A100とストレージ制御装置B100との間でデータ転送を行う場合の転送待ち時間に、他のデータ転送を行うことができる。また、例えばストレージ制御装置B100のキャッシュメモリ130に読み出しデータが記憶されていない場合(キャッシュミスヒットの場合)であっても、記憶ボリウムB310からデータを読みだしている間に、他のデータ転送を行うことも可能となる。これによりデータ転送のスループットを向上させることができるので、データ入出力性能を向上させることができる。

[0134]

また上述したように、メモリ3(115)には複数のデータ転送情報やデータを書き出すことができるので、もちろん、第2のデータ読み出し要求に応じて読み出されるデータがストレージ制御装置A100に送信されてくるまでの間に、第3のデータ読み出し要求をストレージ制御装置B100に送信し、さらに多重度を上げたデータ入出力を行うことも可能である。

[0135]

このように本実施の形態においては、通信可能に接続されたストレージ装置B600に 記憶されたデータをアクセスする場合においても、通信によるデータ転送遅れ時間を隠蔽 し、性能を低下させずに、データの入出力を行うことが可能となる。

[0136]

また、ストレージ装置A600とストレージ装置B600との間の通信がファイバチャ

ネルプロトコルに従って行われる場合など、データ転送がデータブロックを単位として行われる場合には、第1のデータ転送によるデータブロックや第2のデータ転送によるデータブロックが混在してデータ転送が行われることになる。複数のストレージ装置A600やストレージ装置B600を備えたストレージシステムにおいては、さらに多くのデータブロックが混在することになる。本実施の形態に係るストレージ制御装置においては、かかる場合においても、第1のデータ転送のデータブロックの送受信を行う場合には、第1のデータ転送に係るデータ転送情報やデータブロックをメモリ3(115)に書き出すことにより、第2のデータ転送を行うことができる。そして第2のデータ転送の終了後に第1のデータ転送に係るデータ転送情報やデータブロックをメモリ3(115)から読みだして、第1のデータ転送を再開することもできる。

[0137]

また、第2の実施の形態に係るDMA800にも、DMA制御部801、転送データバッファ810、及びレジスタ807がそれぞれ2つずつ設けられている。そのため、本実施の形態に係るストレージ制御装置100においても、第1のデータ転送のデータブロックの送受信を行う場合には、一方のDMA800のレジスタ807に記憶されている第1のデータ転送情報と転送データバッファ810に記憶されているデータ転送中のデータでロックのメモリ3(115)への書き出しが完了する前に、第2のデータ転送情報と第2のデータ転送情報に対応するデータブロックを、他方のDMA800のレジスタ807と転送データバッファ810に読み込む第1のデータ転送情報と転送データバッファ810に記憶されているデータ転送中のデータまですることができる。このようにすることより、レジスタ807に記憶されている第1ロックのメモリ3(115)への書き出しが完了するまで待たなくても、第2のデータ転送情報と第2のデータ転送情報に対応するデータブロックを、他方のDMA800のレジスタ807と転送データバッファ810に読み込み、第2のデータ転送をより早く開始することが可能となる。このため、ストレージ装置A600とストレージ装置B600との間のデータ入出力処理をさらにより高速に行うことが可能となるのである。

[0138]

以上発明を実施するための最良の形態について説明したが、上記実施の形態は本発明の理解を容易にするためのものであり、本発明を限定して解釈するためのものではない。本発明はその趣旨を逸脱することなく変更、改良され得ると共に、本発明にはその等価物も含まれる。

【図面の簡単な説明】

[0139]

- 【図1】本実施の形態に係るストレージシステムの全体構成を示すブロック図である
- 【図2】本実施の形態に係る管理端末の構成を示すブロック図である。
- 【図3】本実施の形態に係るチャネル制御部の構成を示すブロック図である。
- 【図4】本実施の形態に係るディスク制御部の構成を示すブロック図である。
- 【図5】本実施の形態に係る情報処理装置の構成を示すブロック図である。
- 【図6】本実施の形態に係るデータ転送LSIの構成を示すブロック図である。
- 【図7】本実施の形態に係るDMAの構成を示すブロック図である。
- 【図8】本実施の形態に係るメモリ2を示す図である。
- 【図9】本実施の形態に係るメモリ1を示す図である。
- 【図10】本実施の形態に係るキャッシュメモリを示す図である。
- 【図11】本実施の形態に係る共有メモリを示す図である。
- 【図12】本実施の形態に係るペア管理テーブルを示す図である。
- 【図13】本実施の形態に係る構成情報管理テーブルを示す図である。
- 【図14】本実施の形態に係るデータ入出力要求を示す図である。
- 【図15】本実施の形態に係る記憶ボリウムの管理を示すブロック図である。

- 【図16】他の実施形態に係るリードコマンドの処理を示すフローチャートである。
- 【図17】本実施の形態に係るリードコマンドの処理を示すフローチャートである。
- 【図18】本実施の形態に係るリードコマンドの処理を示すフローチャートである。
- 【図19】本実施の形態に係るデータ転送の様子を示すブロック図である。
- 【図20】本実施の形態に係るメモリ3を示す図である。
- 【図21】本実施の形態に係るデータ転送の概要を示すブロック図である。
- 【図22】本実施の形態に係るデータ転送の概要を示すフローチャートである。
- 【図23】本実施の形態に係るデータ転送の概要を示すブロック図である。
- 【図24】本実施の形態に係るデータ転送の概要を示すフローチャートである。
- 【図25】本実施の形態に係るデータ転送の処理の流れを示すフローチャートである
- 【図26】本実施の形態に係るデータ転送の処理の流れを示すフローチャートである
- 【図27】本実施の形態に係るデータ転送の処理の流れを示すフローチャートである
- 【図28】本実施の形態に係るデータ転送の処理の流れを示すフローチャートである
- 【図29】本実施の形態に係るデータ転送の処理の流れを示すフローチャートである
- 【図30】第2の実施の形態に係るチャネル制御部の構成を示すブロック図である。
- 【図31】第2の実施の形態に係るプロトコルLSIのメモリ空間を示す図である。
- 【図32】第2の実施の形態に係るデータ転送の処理の流れを示すフローチャートである。


【符号の説明】

[0140]


•			
1 0 0	ストレージ制御装置	1 1 0	チャネル制御部
1 1 2	プロセッサ 2	1 1 3	メモリ 2
1 1 4	データ転送LSI	1 1 5	メモリ3
1 1 7	メモリ 1	1 1 8	回路基板
1 1 9	プロセッサ 1	1 2 0	共有メモリ
1 3 0	キャッシュメモリ	1 4 0	ディスク制御部
1 5 0	接続部	1 6 0	管理端末
2 0 0	情報処理装置	3 0 0	ストレージ駆動装置
3 1 0	記憶ボリウム	5 0 0	SAN
6 0 0	ストレージ装置		
7 1 0	ペア管理テーブル	7 2 0	構成情報管理テーブル
8 0 0	DMA	8 0 1	DMA制御部
8 0 2	PCIインタフェース	8 0 3	転送起動レジスタ
8 0 4	転送レジスタ	8 0 5	初期設定レジスタ
8 0 6	スクリプトレジスタ	8 0 7	レジスタ
8 1 0	転送データバッファ		

1/


【書類名】図面【図1】




【図2】




【図3】




【図4】




【図5】




【図6】









【図8】




【図9】



【図10】



【図11】



720


【図12】

ペア管理テ-	ーブル					710 کے
ペア種類	複製 方式	複製元 装置	複製先 装置	複製元 ボリューム	複製先 ボリューム	ペア状態
ローカル			_	0	2	ペア中
ローカル	_	_	_	1	3	ペア中
リモート	非同期	Α	В	0	0	スプリット中
:	:	:	:	:	:	:


【図13】

				\mathcal{N}
Port ID	wwn	LUN	Capacity (KB)	マッヒ゜ンク・LUN
010001	XXZZYYXX00002141	3	3,072	01:03
010006	ad00bbffzz00a1ffd	5	5,120	3B:20
:	:	:	:	:
032F31	XXZZYYXX00002142	2	45,897	02:01


【図14】




【図15】




【図16】




【図17】




【図18】




【図19】




【図20】




【図21】




【図22】




【図23】




【図24】




【図25】




【図26】




【図27】




【図28】



【図29】




【図30】




【図31】

プロトコルLSIメモリ空間(プロトコルLSIのPCIバス空間)



【図32】



【書類名】要約書

【要約】

【解決手段】第1ストレージ制御装置と、第1ストレージ制御装置と通信可能に接続される第2ストレージ制御装置とを備えて構成されるシステムにおける第1ストレージ制御装置であって、第1メモリと、第2メモリと、データ転送情報を第2メモリに書込む入出力制御部と、データバッファ及びデータ転送レジスタを有し第2メモリからデータ転送レジスタに読出したデータ転送情報に基づいて第1メモリと第2ストレージ制御装置との間のデータ転送を制御するデータ転送制御部とを備え、データ転送制御部は第1データ転送情報に基づく第1データ転送を制御している途中で第2データ転送情報に基づく第2データ転送を制御する場合には、第1データ転送情報及びデータバッファに記憶されているデータを第2メモリに書出し第2メモリからデータ転送レジスタに第2データ転送情報を読出して第2データ転送を制御する。

【選択図】 図21

特願2003-385033

出願人履歴情報

識別番号

[000005108]

1. 変更年月日

1990年 8月31日

[変更理由]

新規登録

住 所

東京都千代田区神田駿河台4丁目6番地

氏 名 株式会社日立製作所